簡易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個功能模塊組合起來。最后作整體仿真、下載，得到實(shí)物。由于采用純數(shù)字硬件設(shè)計(jì)制作，穩(wěn)定性、可靠性遠(yuǎn)遠(yuǎn)高于使用單片機(jī)或模擬方式實(shí)現(xiàn)的系統(tǒng)，外圍電路簡單。該數(shù)字頻率計(jì)達(dá)到預(yù)期要求，實(shí)現(xiàn)了可變量程測量，測量范圍0.1Hz—9999MHz，精度可達(dá)0.1Hz。
標(biāo)簽：
FPGA
VHDL
模塊
分
上傳時間：
2016-03-20
上傳用戶：qq521
