文件中詳細(xì)列舉出FLIR雷達(dá)產(chǎn)品所使用的頻率波段以及發(fā)射功率資訊!
上傳時(shí)間: 2015-03-18
上傳用戶:戴斗笠的神秘人
在互補(bǔ)式金氧半(CMOS)積體電路中,隨著量產(chǎn)製程的演進(jìn),元件的尺寸已縮減到深次微 米(deep-submicron)階段,以增進(jìn)積體電路(IC)的性能及運(yùn)算速度,以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減,卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中,為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd,而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg,而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造,而發(fā)展出所謂 Salicide 製程
標(biāo)簽: Protection CMOS ESD ICs in
上傳時(shí)間: 2020-06-05
上傳用戶:shancjb
設(shè)計(jì)高速電路必須考慮高速訊 號(hào)所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng),所以訊號(hào)完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo),電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng),才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì), 因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號(hào)所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來越多,使用上很複雜,必須事先 進(jìn)修學(xué)習(xí),否則無法全盤了解儀器之功能,因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號(hào)量測與介面的一些測試規(guī)範(fàn)也必須熟悉,像眼圖分析,探針 效應(yīng),抖動(dòng)(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實(shí)務(wù)技術(shù),必須充分 了解研究學(xué)習(xí),進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽: 高速電路
上傳時(shí)間: 2021-11-02
上傳用戶:jiabin
網(wǎng)絡(luò)奇技贏巧大搜捕
標(biāo)簽: 網(wǎng)絡(luò)
上傳時(shí)間: 2013-04-15
上傳用戶:eeworm
專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊-4.31G 網(wǎng)絡(luò)奇技贏巧大搜捕.pdf
標(biāo)簽: 網(wǎng)絡(luò)
上傳時(shí)間: 2013-07-25
上傳用戶:小寶愛考拉
隨著采煤自動(dòng)化技術(shù)的發(fā)展,對煤礦井下供電系統(tǒng)可靠性、安全性和連續(xù)性的要求越來越高的要求,因此對礦用隔爆型高壓開關(guān)智能綜合保護(hù)系統(tǒng)的研究具有重要的理論和應(yīng)用價(jià)值。隨著微機(jī)保護(hù)的發(fā)展,一些新的保護(hù)原理和方案,受到越來越多的關(guān)注,并逐步得到實(shí)際應(yīng)用。然而這些新方法在改善保護(hù)性能的同時(shí)也對微機(jī)保護(hù)裝置的計(jì)算精度、速度和尋址空間等提出了更高的要求,因而也對構(gòu)成微機(jī)保護(hù)裝置的硬件平臺(tái)提出了更高的要求。針對以上問題本文提出了一種新的微機(jī)保護(hù)設(shè)計(jì)方案,設(shè)計(jì)了一種基于DSP 和單片機(jī)雙CPU 結(jié)構(gòu)的微機(jī)保護(hù)系統(tǒng),并應(yīng)用于高壓開關(guān)裝置當(dāng)中DSP 作為主CPU 芯片主要完成數(shù)據(jù)采集、數(shù)據(jù)處理和保護(hù)等功能,8051 作為從CPU 主要完成鍵盤處理、液晶顯示處理和通訊等人機(jī)對話功能。此雙核結(jié)構(gòu)具有并行工作,分工明確的優(yōu)點(diǎn),既保證了繼電保護(hù)的速動(dòng)性,選擇性、靈敏性和可靠性,又實(shí)現(xiàn)了實(shí)施測量的高精度。 本文首先根據(jù)礦井高壓電網(wǎng)的實(shí)際情況,從理論上分析了礦井高壓電網(wǎng)常見故障的電氣特征,并參照相關(guān)標(biāo)準(zhǔn)制定了相應(yīng)的保護(hù)原理和動(dòng)作指標(biāo),尤其是針對礦井供電系統(tǒng)中普遍采用中性點(diǎn)不接地的情況,采用了“基于零序功率方向型”的選擇性漏電保護(hù)原理。然后分析了交流采樣、直流采樣方法的優(yōu)缺點(diǎn),確定了高壓防爆開關(guān)保護(hù)系統(tǒng)的采樣方式。 保護(hù)系統(tǒng)的硬件是實(shí)現(xiàn)保護(hù)原理的平臺(tái),其穩(wěn)定性和可靠性直接影響到保護(hù)功能的實(shí)現(xiàn)。本微機(jī)保護(hù)系統(tǒng)是基于DSP 和單片機(jī)的雙CPU 微機(jī)線路綜合保護(hù)測控裝置,DSP 的采用大大提高了保護(hù)裝置的數(shù)據(jù)處理速度,雙CPU 結(jié)構(gòu)大大提高了裝置的可靠性。另外,該裝置不僅可以完成繼電保護(hù)功能,而且緊隨當(dāng)前電力系統(tǒng)自動(dòng)化發(fā)展的需要,還可以完成測量、控制、數(shù)據(jù)通訊的功能,亦即實(shí)現(xiàn)保護(hù)、控制、測量、數(shù)據(jù)通訊一體化。
標(biāo)簽: 隔爆型 保護(hù)系統(tǒng) 高壓開關(guān)
上傳時(shí)間: 2013-05-17
上傳用戶:2007yqing
在當(dāng)今的廣播系統(tǒng)中,絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式,能夠大幅度地減少視頻的帶寬,但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果,去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí),視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會(huì)把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小,具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái),經(jīng)過設(shè)計(jì)輸入、仿真、測試和校驗(yàn),直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期,減少資金投入。另外采用FPGA器件可以將原來的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品,從而降低了功耗,提高了可靠性,同時(shí)還可以很方便的對設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后,重點(diǎn)對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡單到復(fù)雜的深入研究,分別給出了最簡解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行,幀頻轉(zhuǎn)換,分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn),達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求,是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式,幀頻轉(zhuǎn)換采用幀重復(fù)方式,分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷,靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù),非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上,對欲生成的變頻后的場間插值幀進(jìn)行運(yùn)動(dòng)估計(jì),根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù),該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式,通過對三步搜索算法的高效實(shí)現(xiàn),將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽: FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間: 2013-07-19
上傳用戶:米卡
本文采用基于運(yùn)動(dòng)補(bǔ)償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個(gè)關(guān)鍵模塊運(yùn)動(dòng)估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動(dòng)估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對于運(yùn)動(dòng)補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動(dòng)補(bǔ)償計(jì)算分為四個(gè)狀態(tài),并通過對四個(gè)狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個(gè)具有雙體存儲(chǔ)結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動(dòng)估計(jì)模塊和運(yùn)動(dòng)補(bǔ)償模塊的計(jì)算特點(diǎn),分別對緩存器的結(jié)構(gòu)、讀寫時(shí)序和列序號(hào)控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對于這三個(gè)去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級(jí)設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時(shí)間: 2013-06-11
上傳用戶:han_zh
耦合、隔直和旁路電容的選擇。。對電源方面會(huì)有一定的幫助。。
上傳時(shí)間: 2013-06-03
上傳用戶:cc111
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn)),其原則如下:1. 一般測試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上,避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時(shí)間: 2013-10-22
上傳用戶:pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1