· 摘要： 針對(duì)生物組織的電阻抗特性,給出了一種便攜式生物阻抗測(cè)量系統(tǒng)的設(shè)計(jì)方法;該系統(tǒng)采用DSP控制,進(jìn)行高分辨率多頻率點(diǎn)生物阻抗測(cè)量,根據(jù)Cole-Cole阻抗圓圖理論,對(duì)多頻率點(diǎn)阻抗進(jìn)行數(shù)據(jù)擬合后可獲得測(cè)量范圍內(nèi)任意頻率生物電阻抗特性;實(shí)現(xiàn)了對(duì)生物電阻抗的快速、自動(dòng)測(cè)量;該系統(tǒng)結(jié)構(gòu)緊湊,簡單實(shí)用,試驗(yàn)結(jié)果表明系統(tǒng)穩(wěn)定可靠,具有足夠的精度,重復(fù)性好,在生物電阻抗研究工作中有
標(biāo)簽： 便攜式 阻抗測(cè)量 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：WMC_geophy
30頁P(yáng)PT，讓你輕松了解阻抗匹配及其特性！
標(biāo)簽： 阻抗匹配
上傳時(shí)間： 2013-07-31
上傳用戶：anng
·阻抗測(cè)量手冊(cè)第2版(109頁)
上傳時(shí)間： 2013-05-15
上傳用戶：zhf1234
信號(hào)發(fā)生器輸出幅值與輸出阻抗的關(guān)系
標(biāo)簽： 信號(hào)發(fā)生器 輸出 幅值 輸出阻抗
上傳時(shí)間： 2014-12-03
上傳用戶：luke5347
階躍阻抗諧振結(jié)構(gòu)（SIR）是一種新型微帶線結(jié)構(gòu)，它具有小型化，尺寸易調(diào)整，寄生諧振頻率可調(diào)等優(yōu)勢(shì)。本文利用一種半波長階躍阻抗諧振結(jié)構(gòu)設(shè)計(jì)了兩個(gè)不同尺寸發(fā)卡形濾波器，獲得同樣優(yōu)秀的性能指標(biāo)。而后利用此類濾波器完成了一個(gè)倍頻電路的設(shè)計(jì)并且達(dá)到預(yù)期要求。
上傳時(shí)間： 2013-10-22
上傳用戶：zchpr@163.com
pcb阻抗設(shè)計(jì)必備
標(biāo)簽： pcb 阻抗 設(shè)計(jì)原則
上傳時(shí)間： 2013-11-23
上傳用戶：my_cc
pcb阻抗
上傳時(shí)間： 2013-11-10
上傳用戶：thuyenvinh
阻抗減少軟件
上傳時(shí)間： 2013-10-12
上傳用戶：daguogai
當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對(duì)：圖1(b)演示了一對(duì)走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時(shí)，線2 上的電流開始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時(shí)間： 2013-10-20
上傳用戶：lwwhust
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-11-05
上傳用戶：dudu121
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
