陽曆與陰曆換算 很好用的陰曆與陰曆互相轉換的Pascal程式庫
標簽： Pascal 程式
上傳時間： 2013-12-24
上傳用戶：hfmm633
sin產生器，可以於VHDL產生sin之數值波形，進而輸出至dac做轉換
標簽： sin
上傳時間： 2013-12-25
上傳用戶：小儒尼尼奧
將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
標簽：
上傳時間： 2016-02-02
上傳用戶：lepoke
sigma-delta ADC轉換之matlab模型，整個系統都可模擬。
標簽： sigma-delta matlab ADC 模型
上傳時間： 2014-01-24
上傳用戶：xjz632
資料壓縮的原理與應用 二維8×8DCT轉換的C程式
標簽： 8DCT 程式
上傳時間： 2016-03-21
上傳用戶：linlin
資料壓縮的原理與應用二階段式小波轉換的C程式
標簽： 段式 程式
上傳用戶：ainimao
循環碼的編碼和譯碼算法。有兩種編碼器：K級和n-K級。配有譯法算法。輸入生成多項式或校驗多項式，輸入信息，就能得到編碼輸出。
標簽： n-K 多項式 循環碼 編碼
上傳時間： 2016-04-21
上傳用戶：xymbian
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳時間： 2016-05-04
上傳用戶：wyc199288
蟲蟲下載站版權所有 京ICP備2021023401號-1
