采用單片機(jī)SPCE061A 為控制核心, 實(shí)現(xiàn)0 到2A 數(shù)控可調(diào)直流恒流源. 電流測(cè)量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進(jìn)行電流檢測(cè)和監(jiān)控. 輸出電流控制采用單片機(jī)的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達(dá)林頓管進(jìn)行擴(kuò)流、采用LCD 點(diǎn)陣圖液晶顯示屏實(shí)時(shí)顯示. 該電流源 可用于污水泵站的儀表中采用單片機(jī)SPCE061A 為控制核心, 實(shí)現(xiàn)0 到2A 數(shù)控可調(diào)直流恒流源. 電流測(cè)量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進(jìn)行電流檢測(cè)和監(jiān)控. 輸出電流控制采用單片機(jī)的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達(dá)林頓管進(jìn)行擴(kuò)流、采用LCD 點(diǎn)陣圖液晶顯示屏實(shí)時(shí)顯示. 該電流源 可用于污水泵站的儀表中
標(biāo)簽： SPCE 061A 061 單片機(jī)
上傳時(shí)間： 2013-07-22
上傳用戶：ccclll
可以用H.264編碼解碼器源碼(c語(yǔ)言)
上傳時(shí)間： 2013-07-08
上傳用戶：wmwai1314
該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計(jì)與實(shí)現(xiàn).信源解碼板是整個(gè)碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個(gè)碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實(shí)現(xiàn)HDTV信源解碼板的設(shè)計(jì)方案.論文詳細(xì)分析了各個(gè)功能模塊的具體設(shè)計(jì)方法以及實(shí)現(xiàn)時(shí)應(yīng)注意的問題.目前該課題已經(jīng)成功結(jié)題,各項(xiàng)技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究與開發(fā).在對(duì)測(cè)試信號(hào)發(fā)生器所需產(chǎn)生的13種測(cè)試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測(cè)試信號(hào)發(fā)生器的設(shè)計(jì)方案.該論文詳細(xì)討論了FPGA設(shè)計(jì)中各個(gè)功能模塊的劃分和設(shè)計(jì)實(shí)現(xiàn)方法,并介紹了對(duì)FLEX10K50進(jìn)行配置的方法.
標(biāo)簽： HDTV FPGA 碼流 發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：yoleeson
pb開發(fā)soket所需要的一個(gè)關(guān)鍵動(dòng)態(tài)庫(kù)，我找了很久的，現(xiàn)在份享一下-pb socket dll
上傳時(shí)間： 2013-04-24
上傳用戶：refent
qq源碼示例，有空自己看吧，包含一個(gè)服務(wù)器端和客戶端-qq source examples
標(biāo)簽： 源碼
上傳時(shí)間： 2013-04-24
上傳用戶：gtf1207
C+Interfaces+and+Implementations\r\r\n這是C語(yǔ)言接口與實(shí)現(xiàn)一書的源碼.-C+ Interfaces+ And+ Implementations This is t
標(biāo)簽： Implementations Interfaces and
上傳時(shí)間： 2013-04-24
上傳用戶：博雅abcd
開關(guān)電源是利用現(xiàn)代電力電子技術(shù)，控制開關(guān)晶體管開通和關(guān)斷的時(shí)間比率，維持穩(wěn)定輸出電壓的一種電源，一般由PWM（脈沖寬度調(diào)制）控制IC和 MOSFET構(gòu)成。本文利用開關(guān)電源芯片UC3842設(shè)計(jì)制作一款新穎的單端反激式、寬電壓輸入范圍、12V8A固定電壓輸出的96W 開關(guān)穩(wěn)壓電源,適用于需要較大電流的直流場(chǎng)合（如對(duì)汽車電瓶充電）。
標(biāo)簽： 3842 UC 反激式開關(guān)電源
上傳時(shí)間： 2013-06-10
上傳用戶：TF2015
關(guān)于開關(guān)電源反激高頻變壓器很詳細(xì)的的計(jì)算方法。（12V/5A）
標(biāo)簽： 12V4A 反激變壓器 設(shè)計(jì)方法
上傳時(shí)間： 2013-04-24
上傳用戶：邶刖
常用有源晶振封裝尺寸及實(shí)物圖.應(yīng)該能幫助一些人吧！！
上傳時(shí)間： 2013-06-11
上傳用戶：lanwei
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來(lái)源是：相位截?cái)鄮?lái)的雜散信號(hào)；幅度量化帶來(lái)的雜散信號(hào)；DAC的非線性特性帶來(lái)的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語(yǔ)言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來(lái)提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
