用于定量表示ADC動態性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數)、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
基于N溝道MOS管H橋驅動電路設計與制作
上傳時間： 2014-08-01
上傳用戶：1109003457
產品概要： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產品描述： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，還可以通過IQ選件實現其它任意調制輸出。GR6710既可程控發生點頻信號和掃頻信號，也支持內部調制和外部調制。GR6710可安裝于3U/6U背板上工作，也可以獨立供電工作，使用靈活。該模塊可用于通信測試、校準信號源。 技術指標 頻率特性 頻率范圍：9kHz～3GHz，500KHz以下指標不保證 頻率分辨率：3Hz，1Hz（載頻<10MHz時） 頻率穩定度：晶振保證 電平特性 電平范圍：-110dBm～+10dBm 電平分辨率：0.5dB 電平準確度：≤±2.5dB@POWER<-90dBm，≤±1.5dB@POWER>-90dBm 輸出關斷功能 頻譜純度 諧波：9KHz～200MHz≥20dBc，200MHz～3GHz≥30dBc 非諧波：≤80dBc典型值（偏移10kHz，載頻<1GHz），≥68dBc（偏移10kHz，其它載頻）， 鎖相環小數分頻雜散≥64dBc（偏移10kHz） SSB相噪： ≤-98dBc/Hz 偏移20kHz（500MHz） ≤-102dBc/Hz 偏移20kHz（1GHz） ≤-90dBc/Hz 偏移20kHz（>1GHz） 調制輸出：調幅AM、調頻FM、脈沖CW，其它調制輸出可以通過IQ選件實現 調制源：內、外 參考時鐘輸入和輸出：10MHz，14dBm 控制接口：CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時鐘連接器：SMA-K 電源接口：背板供電、獨立供電 可選 電源及其功耗：+5V DC、±12V DC（紋波≤2%輸出電壓），≤38W 結構尺寸：3U高度4槽寬度（100mm×160mm×82mm，不含連接器部分） 工作環境：商業級溫度和工業級溫度 可選，振動、沖擊、可靠性、MTBF 測控軟件功能：射頻信號發生、調制信號輸出、跳頻/掃頻信號發生、支持WindowsXP系統 成功案例: 通信綜測儀器內部的信號源模塊 無線電監測設備內部的信號校準模塊 無線電通信測試儀器的調制信號發生
上傳時間： 2013-11-13
上傳用戶：s363994250
計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數的功能。基于集成計數器的N進制計數器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優越性。
上傳時間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進行定量計算, 得出隧穿電壓隨雜質摻雜濃度的變化規律。所得結論與硅、鍺p-n 結實驗數據相吻合, 證明了所建立的理論模型在定量 研究p-n 結的隧道擊穿中的合理性與實用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時間： 2013-10-31
上傳用戶：summery
基于0．25gm PHEMT工藝，給出了兩個高增益K 波段低噪聲放大器．放大器設計中采用了三級級聯增加柵寬的電路結構，通過前級源極反饋電感的恰當選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網絡，用來消除低頻增益和振蕩；三級電路通過電阻共用一組正負電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達24dB；噪聲系數小于3．5dB．兩個放大器都有較高的動態范圍和較小的面積，放大器ldB壓縮點輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應用在24GHz汽車雷達前端和26．5GHz本地多點通信系統中．
上傳時間： 2014-12-23
上傳用戶：masochism
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
上傳時間： 2013-11-23
上傳用戶：rocketrevenge
PCB線寬和電流關系公式 先計算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個電流密度經驗值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號里面是指數， K為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048 T為最大溫升，單位為攝氏度（銅的熔點是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數關系，與公式不符 ？
上傳時間： 2013-10-11
上傳用戶：ls530720646
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。
上傳時間： 2014-12-24
上傳用戶：時代電子小智
當你認為你已經掌握了PCB 走線的特征阻抗Z0，緊接著一份數據手冊告訴你去設計一個特定的差分阻抗。令事情變得更困難的是，它說：“……因為兩根走線之間的耦合可以降低有效阻抗，使用50Ω的設計規則來得到一個大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計算它。 單線：圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0，其上流經的電流為i。沿線任意一點的電壓為V=Z0*i（ 根據歐姆定律）。一般情況，線對：圖1(b)演示了一對走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當我們將線2 向線1 靠近時，線2 上的電流開始以比例常數k 耦合到線1 上。類似地，線1 的電流i1 開始以同樣的比例常數耦合到線2 上。每根走線上任意一點的電壓，還是根據歐姆定律，
標簽： 差分阻抗
上傳時間： 2013-10-20
上傳用戶：lwwhust
