本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
標(biāo)簽： FPGA GPS 模擬 動(dòng)態(tài)
上傳時(shí)間： 2013-08-31
上傳用戶：pwcsoft
Median Filter 在FPGA中的實(shí)現(xiàn)
標(biāo)簽： Median Filter FPGA 中的實(shí)現(xiàn)
上傳用戶：bensonlly
CPLD、FPGA在EL顯示模塊及接口電路中的應(yīng)用,cpld實(shí)現(xiàn)數(shù)字電路取代，fpga取代液晶顯示專用控制芯片。
標(biāo)簽： CPLD FPGA 顯示模塊 接口電路
上傳用戶：181992417
CPLD在USB20接口中的應(yīng)用，usb大家都用過(guò)吧，不用多說(shuō)了吧。
標(biāo)簽： CPLD USB 20 接口
上傳用戶：lixqiang
CPLD/FPGA設(shè)計(jì)中的時(shí)鐘應(yīng)用講解 及其實(shí)例
標(biāo)簽： CPLD FPGA 時(shí)鐘
上傳時(shí)間： 2013-09-01
上傳用戶：3到15
詳細(xì)論述FPGA在軟件無(wú)線電技術(shù)實(shí)現(xiàn)系統(tǒng)中的應(yīng)用
標(biāo)簽： FPGA 軟件無(wú)線電 技術(shù)實(shí)現(xiàn) 中的應(yīng)用
上傳時(shí)間： 2013-09-02
上傳用戶：wsf950131
基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF
標(biāo)簽： CPLD 多功能 信號(hào)發(fā)生器
上傳用戶：lnnn30
Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項(xiàng)
標(biāo)簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項(xiàng)
上傳時(shí)間： 2013-09-04
上傳用戶：hulee
Altium Designer 6.0的高級(jí)功能介紹與教學(xué)，非常實(shí)用
標(biāo)簽： Designer Altium 6.0
上傳時(shí)間： 2013-09-10
上傳用戶：tzl1975
一款很好的protel設(shè)計(jì)小工具增強(qiáng)了protel99的鼠標(biāo)功能，是電路設(shè)計(jì)的好幫手
標(biāo)簽： protel 99 鼠標(biāo)
上傳時(shí)間： 2013-09-11
上傳用戶：ming529
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
