亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

鎖相環(huán)(huán)芯片

  • 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計

    隨著現(xiàn)代集成電路技術(shù)的發(fā)展,鎖相環(huán)已經(jīng)成為集成電路設(shè)計中非常重要的一個部分,所以對鎖相環(huán)的研究具有積極的現(xiàn)實意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)模混合電路,在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問題。因此設(shè)計一...

    標(biāo)簽: FPGA 全數(shù)字 鎖相環(huán)

    上傳時間: 2013-06-09

    上傳用戶:mosliu

  • 基于DSP的移相全橋變換器的研究

    · 摘要:  研究了以全橋變換器作為主電路拓?fù)洹⒁訲MS320LF240x系列DSP作主控芯片、以移相控制方式作為控制方案的移相全橋軟開關(guān)DC-DC變換器.由DSP發(fā)出移相控制信號并經(jīng)芯片IR2110驅(qū)動放大,在移相驅(qū)動信號的控制下可以實現(xiàn)全橋變換器主功率開關(guān)的ZVS.進(jìn)行了系統(tǒng)軟件和硬件的設(shè)計,并安裝了實驗樣機(jī),實驗結(jié)果表明設(shè)計方案正確,軟開關(guān)效果良好.  

    標(biāo)簽: DSP 移相全橋 變換器

    上傳時間: 2013-07-25

    上傳用戶:mikesering

  • 時鐘分相技術(shù)應(yīng)用

    摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79  文獻(xiàn)標(biāo)識碼:A   文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2 應(yīng)用實例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。

    標(biāo)簽: 時鐘 分相 技術(shù)應(yīng)用

    上傳時間: 2013-12-17

    上傳用戶:xg262122

  • 鎖相環(huán)頻率合成器-ad9850激勵

    用ad9850激勵的鎖相環(huán)頻率合成器山東省濟(jì)南市M0P44 部隊Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結(jié)合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環(huán)頻率合成器實例! 并對該頻率合成器的硬件電路和軟件編程進(jìn)行了簡要說明#關(guān)鍵詞! !!" 鎖相環(huán)頻率合成器數(shù)據(jù)寄存器

    標(biāo)簽: 9850 ad 鎖相環(huán) 激勵

    上傳時間: 2013-10-18

    上傳用戶:hehuaiyu

  • IR2110驅(qū)動芯片在光伏逆變電路中的設(shè)計應(yīng)用

     IR2110是IR公司的橋式驅(qū)動集成電路芯片,它采用高度集成的電平轉(zhuǎn)換技術(shù),大大簡化了邏輯電路對功率器件的控制要求,同時提高了驅(qū)動電路的可靠性[1]。對于我設(shè)計的含有ZCS環(huán)節(jié)的單相光伏逆變電路中有6個IGBT,只需要3片芯片即可驅(qū)動,通過dsp2812控制實現(xiàn)軟開關(guān)和逆變的功能,同時只需要提供3.3 V,12 V的基準(zhǔn)電壓即可工作,在工程上大大減少了控制變壓器體積和電源數(shù)目,降低了產(chǎn)品成本,提高了系統(tǒng)可靠性。

    標(biāo)簽: 2110 IR 驅(qū)動芯片 光伏逆變電路

    上傳時間: 2014-01-05

    上傳用戶:tom_man2008

  • 基于UC3875全橋移相開關(guān)電源的設(shè)計

    文章闡述了零電壓開關(guān)技術(shù)在移相全橋變換器中的應(yīng)用, 提出了一種改進(jìn)型的零電壓零電流全橋移相開關(guān)電源, 對電路的工作原理、工作模式作了具體分析, 主要器件的參數(shù)選擇作了設(shè)計, 并給出了由控制芯片UC3875 構(gòu)成的3KW 實用高頻開關(guān)電源。

    標(biāo)簽: 3875 UC 全橋移相 開關(guān)電源

    上傳時間: 2013-11-18

    上傳用戶:zhanditian

  • FE427單相多功能電表DEMO板指導(dǎo)書--ESP模塊應(yīng)用

    MSP430FE42X為MSP430系列的一新的品種,它是美國德州儀器針對單相電能表設(shè)計研制的。該芯片不擔(dān)繼承MSP430系列產(chǎn)品的具有超低功耗,集成高度而且還具有128段LCD驅(qū)動器,并帶有3個捕獲/比較寄存的16位定時器。

    標(biāo)簽: DEMO 427 ESP FE

    上傳時間: 2013-11-14

    上傳用戶:diets

  • Atmel 20LIN系統(tǒng)基礎(chǔ)芯片技術(shù)手冊

    Atmel 20LIN系統(tǒng)基礎(chǔ)芯片技術(shù)手冊:做為低成本汽車系統(tǒng),LIN 總線已在汽車工業(yè)中建立起了它的地位。當(dāng)前一些OEM 商正計劃大量帶有一個主LIN 節(jié)點和幾個LIN 從節(jié)點的應(yīng)用方案,例如車鏡控制、座位調(diào)節(jié)、空調(diào)或儀表電子等。一般說來,所有這些應(yīng)用包括的內(nèi)容除LIN 收發(fā)器外,還包括諸如微控制器、調(diào)壓器和看門狗這些基本功能器件。在多種不同的應(yīng)用方案中對這個基本功能器件的要求是極其相似的。另一方面,對于象開關(guān)或橋式驅(qū)動器這類致動器的需求則大大依賴于采用它們的應(yīng)用方案。這種情況對于傳感器接口也是正確的

    標(biāo)簽: Atmel LIN 20

    上傳時間: 2013-10-13

    上傳用戶:zhengjian

  • RSM1843四線電阻式觸摸屏控制芯片

    RSM1843 是四線電阻式觸摸屏控制芯片。電路是一個12bit 模數(shù)轉(zhuǎn)換器(ADC),內(nèi)置 同步串行數(shù)據(jù)接口和驅(qū)動觸摸屏的低阻開關(guān)。基準(zhǔn)電壓(Vref)變化范圍從1V 到+Vcc,相 應(yīng)的輸入電壓范圍為0V 到Vref。電路提供了關(guān)斷模式,功耗可降低至0.5W。RSM1843 工 作電壓能低至2.7V,是電池供電設(shè)備的理想選擇,可適用于電阻式觸摸屏的PDA 等便攜設(shè)備。

    標(biāo)簽: 1843 RSM 四線電阻式 觸摸屏控制芯片

    上傳時間: 2013-11-19

    上傳用戶:lalalal

  • 擴(kuò)頻通信芯片STEL-2000A的FPGA實現(xiàn)

    針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點,利用FPGA實現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊,在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波,給出了DQPSK解調(diào)的原理和實現(xiàn)方法,推導(dǎo)出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序,在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract:  To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.

    標(biāo)簽: STEL 2000 FPGA 擴(kuò)頻通信

    上傳時間: 2013-11-06

    上傳用戶:liu123

主站蜘蛛池模板: 长子县| 安阳市| 寿阳县| 海淀区| 寻乌县| 高碑店市| 宝清县| 南靖县| 临潭县| 德令哈市| 无极县| 开江县| 文成县| 中卫市| 大姚县| 江川县| 望城县| 凤山县| 鄂托克前旗| 绥滨县| 南召县| 阳曲县| 德钦县| 阳城县| 新乐市| 阿合奇县| 志丹县| 龙胜| 台江县| 西充县| 大余县| 平山县| 通渭县| 上虞市| 武鸣县| 本溪市| 青海省| 上杭县| 江永县| 彰武县| 蕉岭县|