用TCD1501D驅動器產生CCD驅動的6個輸出信號RS、CP、SP、SH以及Φ1、Φ2脈沖
上傳時間： 2017-08-15
上傳用戶：ywqaxiwang
硬盤工具id修改硬 盤id 分區工具 盤id 分區工具
上傳時間： 2017-09-09
上傳用戶：lili123
網絡及電腦相關專輯 114冊 4.317G路由器知識講座 68頁 1.5M PPT版.ppt
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
JLX128128G-81202-PN中文說明書 適用于FPGA器件開發
上傳時間： 2020-11-03
上傳用戶：
JLX12864G-086-PN中文說明書
上傳時間： 2021-10-14
上傳用戶：李風888
LED 數碼管 LCD屏等顯示器件Altium Designer AD原理圖庫元件庫CSV text has been written to file : 9.2 - 顯示器件.csvLibrary Component Count : 64Name Description----------------------------------------------------------------------------------------------------1588A 共陰單色LED8*8點陣屏1588B 共陽單色LED8*8點陣屏2811A 0.28寸1位共陰數碼管2811B 0.28寸1位共陽數碼管2821A 0.28寸2位共陰數碼管2821B 0.28寸2位共陽數碼管2831A 0.28寸3位共陰數碼管2831B 0.28寸3位共陽數碼管4041A 0.4寸4位共陰數碼管4041B 0.4寸4位共陽數碼管5011A 0.5寸1位共陰數碼管5011B 0.5寸1位共陽數碼管5021A 0.5寸2位共陰數碼管5021B 0.5寸2位共陽數碼管5421A-M 0.54寸米字2位共陰數碼管5421B-M 0.54寸米字2位共陽數碼管5611A 0.56寸1位共陰數碼管5611B 0.56寸1位共陽數碼管5621A 0.56寸2位共陰數碼管5621B 0.56寸2位共陽數碼管5631A 0.56寸3位共陰數碼管5631B 0.56寸3位共陽數碼管5641A 0.56寸4位共陰數碼管5641B 0.56寸4位共陽數碼管8011A 0.8寸1位共陰數碼管8011B 0.8寸1位共陽數碼管8021A 0.8寸2位共陰數碼管8021B 0.8寸2位共陽數碼管8031A 0.8寸3位共陰數碼管8031B 0.8寸3位共陽數碼管8041A 0.8寸4位共陰數碼管8041B 0.8寸4位共陽數碼管CH12864I 12864 點陣屏JLX12864G-086 12864 點陣屏JLX12864G-1353-PN 12864 點陣屏JLX12864G-200 12864 點陣屏LCD 1602 LCD 1602LCD7X18 LCD7X18數碼屏帶背光OLED 1.3-12864_7pin 12864 點陣屏TFT1.5_39P 128*128TXD144CF 1.44寸TFTTXD144CF-modules 1.44寸TFLibrary Component Count : 14Name Description----------------------------------------------------------------------------------------------------LED RG-A 共陽雙色LEDLED RG-K 共陰雙色LEDLED-3MM 插件LEDLED-5MM 5mm插件LEDLED-8MM 8mm插件LEDLED-F234 方形LEDLED-F257 方形LEDLED-RGB 三基色LEDLED-RGB-3528 三基色LEDLED-SH-5MM 5mm草帽LEDLED-SMD 貼片LEDLED-SMD-RG 貼片雙色LEDLED-SMD_1W 大功率LEDLED-SMD_3W 大功率LEDSV text has been written to file : 9.3 - 數碼管.csvLibrary Component Count : 54Name Description----------------------------------------------------------------------------------------------------2811A 0.28寸1位共陰數碼管2811B 0.28寸1位共陽數碼管2821A 0.28寸2位共陰數碼管2821B 0.28寸2位共陽數碼管2831A 0.28寸3位共陰數碼管2831B 0.28寸3位共陽數碼管2841A 0.28寸4位共陰數碼管2841B 0.28寸4位共陽數碼管3611A 0.36寸1位共陰數碼管3611B 0.36寸1位共陽數碼管3621A 0.36寸2位共陰數碼管3621B 0.36寸2位共陽數碼管3631A 0.36寸3位共陰數碼管3631B 0.36寸3位共陽數碼管3641A 0.36寸4位共陰數碼?
標簽： led Altium Designer
上傳時間： 2022-03-13
上傳用戶：
本論文基于直接擴頻通信的理論設計了一種全數字的中頻接收機，使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片，實現中頻數字信號的下變頻，基帶解調，PN碼的捕獲及跟蹤環路的設計并給出了它們的具體設計步驟及RTL級邏輯電路圖。本文對于數字下變頻器的設計、數字抑制載波恢復環的設計進行了詳細的論述，還使用Matlab中的Simulink對本接收機系統所要使用的全數字Costas環進行了功能仿真并給出了仿真結果。 本文使用高速模數轉換器AD9601對中頻模擬信號進行采樣，最后再用高速數模轉換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設計方法及原理電路圖。
上傳時間： 2013-07-30
上傳用戶：weiwolkt
本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中，系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統，數據處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理(OFDM調制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現的。其中關鍵技術：TDS-OFDM技術及其和絕對時間同步的復幀結構、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等，體現了國標的自主創新特點，為數字電視領域首次采用。其硬件實現，亦尚未有具體產品參考。 本文首先介紹了當今國內外數字電視的發展現狀，中國數字電視地面廣播傳輸國家標準的頒布背景。并對國標系統技術原理框架，發端系統的整體結構以及FPGA設計的相關知識進行了簡要介紹。在此基礎上，第三章重點、詳細地介紹了基于FPGA實現的發射端系統各主要功能模塊的具體結構設計，論述了系統中各功能模塊的FPGA設計和實現，包括設計方案、算法和結構的選取、FPGA實現、仿真分析等。第四章介紹了對整個系統的級連調試過程中，對系統結構進行的優化調整，并對級連后的整個系統的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關資料，了解并分析國標系統的技術結構和原理，分解其功能模塊。 2.制定了基于國標的發端系統FPGA實現的框架及各模塊的接口定義。 3.調整和改進了3780點IFFT OFDM調制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統級連調試中，利用各模塊數據結構特點，優化系統模塊結構。 6.完成了整個發射端系統FPGA部分的調試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
本項目完成的是中國地面數字電視融合方案發端系統的FPGA設計與實現。采用Stratix系列的EP1S80F1020C5FPGA為基礎構建了主硬件處理平臺。系統中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設計實現的。本文首先介紹了數字電視的發展現狀，融合方案發端系統的整體結構以及FPGA設計的相關知識。第三章重點、詳細地介紹了基于FPGA的融合方案發端系統除LDPC編碼部分的各個模塊的具體實現，并對級連后的整個系統的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發端系統結構類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計，并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有： 1.閱讀相關文獻資料，了解中國地面數字電視融合方案的整體結構和原理。 2.制定了整個發端系統FPGA實現的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設計與驗證。 5.完成了整個融合方案系統的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計以及仿真、驗證。
上傳時間： 2013-07-05
上傳用戶：qq521
