主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
/** * @author jakcy_wu(wujichun) * * 預(yù)測(cè)分析--本算法只適用于受周期變化或者波動(dòng)影響的數(shù)據(jù) * 權(quán)值移動(dòng)平均算法 * 本期預(yù)測(cè)值=（前期值*權(quán)數(shù)）求和/n * * 默認(rèn)權(quán)值為{1,1,1},取最近3次的平均 * 注意權(quán)值和必須=權(quán)值集合.length */
標(biāo)簽： jakcy_wu wujichun author 算法
上傳時(shí)間： 2014-01-26
上傳用戶：weiwolkt
寫一個(gè)程式將n個(gè)整數(shù)相加, 輸入檔的第一行是一個(gè)整數(shù)n, 接著n行每一行是一個(gè)整數(shù), 你的程式要將這些整數(shù)相加並將結(jié)果輸出, 其中每個(gè)整數(shù)為不超過50位數(shù)的十進(jìn)位數(shù)字
標(biāo)簽： 程式
上傳時(shí)間： 2015-05-03
上傳用戶：佳期如夢(mèng)
屬用者輸入一數(shù)字n，程式便會(huì)產(chǎn)生一個(gè)4n*4n的魔術(shù)方陣，魔術(shù)方陣除顯示於螢?zāi)簧蟻K會(huì)產(chǎn)生一檔案magic.txt檔案中同樣會(huì)有魔術(shù)方陣
標(biāo)簽：
上傳時(shí)間： 2016-06-10
上傳用戶：924484786
有限期作業(yè)安排問題”描述如下:有n個(gè)任務(wù)J1,J2,...,Jn,每個(gè)任務(wù)Ji都有一個(gè)完成期限di,若任務(wù)Ji在它的期限di內(nèi)完成,則可以獲利Ci(1[i[n) 問如何安排使得總的收益最大(假設(shè)完成每一個(gè)任務(wù)所需時(shí)間均為一個(gè)單位時(shí)間).這個(gè)問題適合用貪心算法來解決,貪心算法的出發(fā)點(diǎn)是每一次都選擇利潤(rùn)大的任務(wù)來完成以期得到最多的收益 但是對(duì)于本問題由于每一個(gè)任務(wù)都有一個(gè)完成的期限,因此在任務(wù)安排過程中除了考慮利潤(rùn)C(jī)i外,還要考慮期限di.
上傳時(shí)間： 2016-06-27
上傳用戶：s363994250
素?cái)?shù)演算法之程式 能夠快速算出第n個(gè)質(zhì)數(shù)
上傳時(shí)間： 2013-12-21
上傳用戶：skfreeman
求質(zhì)數(shù)法 判斷n是否為質(zhì)數(shù) 判斷n是否為質(zhì)數(shù)時(shí)，將n除以n以下的整數(shù)直至2為止，以觀察n能 除盡，這時(shí)如有被除盡的數(shù)，便被視為非質(zhì)數(shù)而脫離出回圈。到了最後如無除盡的數(shù)，則此數(shù)即為質(zhì)數(shù)。
標(biāo)簽：
上傳時(shí)間： 2013-12-27
上傳用戶：xcy122677
L4_1.m: SVD轉(zhuǎn)換(程式) L4_2.m: 影像轉(zhuǎn)換的能量集中能力(程式) L4_3a.m: 小波轉(zhuǎn)換之多重解析架構(gòu)(程式) L4_3b.m: 小波轉(zhuǎn)換係數(shù)與影像的方向性(程式) energy.m: 能量集中(函式) L4_1.bmp: 影像檔 L4_2.bmp: 影像檔 L4_3b.bmp: 影像檔 woman.mat: Matlab的矩陣變數(shù)檔
上傳時(shí)間： 2013-11-28
上傳用戶：koulian
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國(guó)外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳時(shí)間： 2013-08-26
上傳用戶：manlian
魔陣的又一個(gè)實(shí)例。 你輸入一個(gè)素?cái)?shù)，之後將會(huì)在相同的目錄下面 生成一個(gè).txt文件，裏面有一個(gè)n*n的魔陣
標(biāo)簽：
上傳時(shí)間： 2015-01-14
上傳用戶：weiwolkt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="sawae"></rt>