附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正?？▔壕嚯x為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2014-01-09
上傳用戶：xzt
Arduino 是一塊基于開放原始代碼的Simple i/o 平臺，并且具有使用類似java,C 語言的開發環境。讓您可以快速 使用Arduino 語言與Flash 或Processing…等軟件，作出互動作品。Arduino 可以使用開發完成的電子元件例如Switch 或Sensors 或其他控制器、ＬＥＤ、步進電機或其他輸出裝置。Arduino 也可以獨立運作成為一個可以跟軟件溝通的平臺，例如說：flash processing Max/MSP VVVV 或其他互動軟件… Arduino 開發ＩＤＥ界面基于開放原始碼原則，可以讓您免費下載使用開發出更多令人驚奇的互動作品。 什么是Roboduino? DFRduino 與Arduino 完全兼容，只是在原來的基礎上作了些改進。Arduino 的IO 使用的孔座，做互動作品需要面包板和針線搭配才能進行，而DFRduino 的IO 使用針座，使用我們的杜邦線就可以直接把各種傳感器連接到DFRduino 上。 特色描述 1． 開放原始碼的電路圖設計，程式開發界面免費下載，也可依需求自己修改!! 2． DFRduino 可使用ISP 下載線，自我將新的IC 程序燒入「bootloader」； 3． 可依據官方電路圖，簡化DFRduino 模組，完成獨立云作的微處理控制器； 4． 可簡單地與傳感器、各式各樣的電子元件連接(如：紅外線,超聲波,熱敏電阻,光敏電阻,伺服電機等)； 5． 支援多樣的互動程式 如: Flash,Max/Msp,VVVV,PD,C,Processing 等； 6． 使用低價格的微處理控制器(ATMEGA168V-10PI)； 7． USB 接口，不需外接電源，另外有提供9VDC 輸入接口； 8． 應用方面，利用DFRduino，突破以往只能使用滑鼠，鍵盤，CCD 等輸入的裝置的互動內容，可以更簡單地達成單人或多人游戲互動。 性能描述 1． Digital I/O 數字輸入/輸出端共 0~13。 2． Analog I/O 模擬輸入/輸出端共 0~5。 3． 支持USB 接口協議及供電(不需外接電源)。 4． 支持ISP 下載功能。 5． 支持單片機TX/RX 端子。 6． 支持USB TX/RX 端子。 7． 支持AREF 端子。 8． 支持六組PWM 端子(Pin11,Pin10,Pin9，Pin6,Pin5,Pin3)。 9． 輸入電壓：接上USB 時無須外部供電或外部5V~9V DC 輸入。 10．輸出電壓：5V DC 輸出和3.3V DC 輸出 和外部電源輸入。 11．采用Atmel Atmega168V-10PI 單片機。 12．DFRduino 大小尺寸：寬70mm X 高54mm。 Arduino開發板圖片
上傳時間： 2013-10-30
上傳用戶：wangzhen1990
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態 x——將浮動圖件左右翻轉 y——將浮動圖件上下翻轉 space——將浮動圖件旋轉90度 crtl+ins——將選取圖件復制到編輯區里 shift+ins——將剪貼板里的圖件貼到編輯區里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復前一次的操作 ctrl+backspace——取消前一次的恢復 crtl+g——跳轉到指定的位置 crtl+f——尋找指定的文字
上傳時間： 2013-11-01
上傳用戶：a296386173
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤?！? 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件?，F在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝?。。。。〈穑赫堊⒁饽腄RC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2014-01-03
上傳用戶：Divine
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
y
標簽： PLC
上傳時間： 2013-11-02
上傳用戶：回電話#
三菱FX-PLC 的通訊協議參考(含有源碼):三菱FX 系列PLC 專用協議通信指令一覽FX 系列PLC 專用協議通信指令一覽以下將詳細列出PLC 專用協議通信的指令指令 注釋BR 以1 點為單位，讀出位元件的狀態WR 以16 點為單位，讀出位元件的狀態，或以1 字為單位讀出字元件的值BW 以1 點為單位，寫入位元件的狀態WW 以16 點為單位，寫入位元件的狀態或以1 字為單位寫入值到字元件BT 以1 點為單位，SET/RESET 位元件WT 以16 點為單位，SET/RESET 位元件，或寫入值到字元件RR 控制PLC 運行RUNRS 控制PLC 停止STOPPC 讀出PLC 設備類型TT 連接測試注：位元件包括X,Y,M,S 以及T,C 的線圈等字元件包括D,T,C,KnX,KnY,KnM 等。
上傳時間： 2015-01-02
上傳用戶：gdgzhym
一、PAC的概念及軟邏輯技術二、開放型PAC系統三、應用案例及分析四、協議支持及系統架構五、軟件編程技巧&組態軟件的整合六、現場演示&上機操作。PAC是由ARC咨詢集團的高級研究員Craig Resnick提出的，定義如下:具有多重領域的功能，支持在單一平臺里包含邏輯、運動、驅動和過程控制等至少兩種以上的功能單一開發平臺上整合多規程的軟件功能如HMI及軟邏輯, 使用通用標簽和單一的數據庫來訪問所有的參數和功能。軟件工具所設計出的處理流程能跨越多臺機器和過程控制處理單元, 實現包含運動控制及過程控制的處理程序。開放式, 模塊化構架, 能涵蓋工業應用中從工廠的機器設備到過程控制的操作單元的需求。采用公認的網絡接口標準及語言，允許不同供應商之設備能在網絡上交換資料。
上傳時間： 2014-01-14
上傳用戶：JGR2013
