清單
上傳時間: 2013-11-08
上傳用戶:AISINI005
pcb全套技術資料內容豐富,有柔性線路板工藝資料.pdf 焊墊表面處理(OSP,化學鎳金).pdf
上傳時間: 2013-12-21
上傳用戶:jichenxi0730
本人設計工作中一些非常金典的個人總結 希望對大家有幫助
上傳時間: 2013-11-19
上傳用戶:淺言微笑
1,電路板插件,浸錫,切腳的方法 1.制板(往往找專門制板企業制作,圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件,如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件,如470μ電解電容和火牛。 4.插IC,如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序,其中高低原則優先于水平尺寸原則。 若手工焊接,則插件時插一個焊一個。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機處理,基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進行規模生產的話,那么還是建議先熟讀掌握相關國家和行業標準為好,否則你辛苦做出的產品會無人問津的。而且掌握標準的過程也可以幫助你對制作電路板流程進行制訂和排序。 最后強烈建議你先找個電子廠進去偷師一番,畢竟眼見為實嘛。
上傳時間: 2013-11-16
上傳用戶:lvchengogo
介紹一些適合于現代焊接工藝的;<= 板設計的原則,對線路板整體設計、基板流向、基準點的制作、元件排列、引腳間距和其他需要注意的問題等都作了相應闡述。
標簽: PCB
上傳時間: 2013-10-27
上傳用戶:上善若水
電路板故障分析 維修方式介紹 ASA維修技術 ICT維修技術 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經驗及技術不足 無法維修的死板,廢棄可惜 送電中作動態維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預先更換 維修速度及效率無法提升,造成公司負擔,客戶埋怨 投資大量維修設備,操作複雜,績效不彰
上傳時間: 2013-11-09
上傳用戶:chengxin
【摘要】本文結合作者多年的印制板設計經驗,著重印制板的電氣性能,從印制板穩定性、可靠性方面,來討論多層印制板設計的基本要求。【關鍵詞】印制電路板;表面貼裝器件;高密度互連;通孔【Key words】Printed Circuit Board;Surface Mounting Device;High Density Interface;Via一.概述印制板(PCB-Printed Circuit Board)也叫印制電路板、印刷電路板。多層印制板,就是指兩層以上的印制板,它是由幾層絕緣基板上的連接導線和裝配焊接電子元件用的焊盤組成,既具有導通各層線路,又具有相互間絕緣的作用。隨著SMT(表面安裝技術)的不斷發展,以及新一代SMD(表面安裝器件)的不斷推出,如QFP、QFN、CSP、BGA(特別是MBGA),使電子產品更加智能化、小型化,因而推動了PCB工業技術的重大改革和進步。自1991年IBM公司首先成功開發出高密度多層板(SLC)以來,各國各大集團也相繼開發出各種各樣的高密度互連(HDI)微孔板。這些加工技術的迅猛發展,促使了PCB的設計已逐漸向多層、高密度布線的方向發展。多層印制板以其設計靈活、穩定可靠的電氣性能和優越的經濟性能,現已廣泛應用于電子產品的生產制造中。下面,作者以多年設計印制板的經驗,著重印制板的電氣性能,結合工藝要求,從印制板穩定性、可靠性方面,來談談多層制板設計的基本要領。
上傳時間: 2013-10-08
上傳用戶:zhishenglu
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB),分立器件選用8片MT47H512M8。設計目標:當客戶使用內存條時,8片分立器件不焊接;當使用直接貼片分立內存顆粒時,SODIMM內存條不安裝。請問專家:1、在設計中,先用Xilinx MIG工具生成DDR2的Core后,管腳約束文件是否還可更改?若能更改,則必須要滿足什么條件下更改?生成的約束文件中,ADDR,data之間是否能調換? 2、對DDR2數據、地址和控制線路的匹配要注意些什么?通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配,哪種匹配方式更好? 3、V4中,PCB LayOut時,DDR2線路阻抗單端為50歐,差分為100歐?Hyperlynx仿真時,那些參數必須要達到那些指標DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM內存條,能否降速使用?比如降速到DDR2-400或更低頻率使用? 5、板卡上有SODIMM的插座,又有8片內存顆粒,則物理上兩部分是連在一起的,若實際使用時,只安裝內存條或只安裝8片內存顆粒,是否會造成信號完成性的影響?若有影響,如何控制? 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用,構成一個(max:8GB)的DDR2單元?若能,則布線阻抗和FPGA的DCI如何控制?地址和控制線的TOP圖應該怎樣? 7、DDR2和FPGA(VREF pin)的參考電壓0.9V的實際工作電流有多大?工作時候,DDR2芯片是否很燙,一般如何考慮散熱? 8、由于多層板疊層的問題,可能頂層和中間層的銅箔不一樣后,中間的夾層后度不一樣時,也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層?
上傳時間: 2013-10-21
上傳用戶:jjq719719
對于電子產品設計師尤其是線路板設計人員來說,產品的可制造性設計(Design For Manufacture,簡稱DFM)是一個必須要考慮的因素,如果線路板設計不符合可制造性設計要求,將大大降低產品的生產效率,嚴重的情況下甚至會導致所設計的產品根本無法制造出來。目前通孔插裝技術(Through Hole Technology,簡稱THT)仍然在使用,DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用,DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關的DFM方法,這些原則從本質上來講具有普遍性,但不一定在任何情況下都適用,不過,對于與通孔插裝技術打交道的PCB設計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設計階段排版得當可避免很多制造過程中的麻煩。(1)用大的板子可以節約材料,但由于翹曲和重量原因,在生產中運輸會比較困難,它需要用特殊的夾具進行固定,因此應盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內,這樣有助于在產品更換時縮短調整導軌、重新擺放條形碼閱讀器位置等所導致的停機時間,而且板面尺寸種類少還可以減少波峰焊溫度曲線的數量。(2)在一個板子里包含不同種拼板是一個不錯的設計方法,但只有那些最終做到一個產品里并具有相同生產工藝要求的板才能這樣設計。(3)在板子的周圍應提供一些邊框,尤其在板邊緣有元件時,大多數自動裝配設備要求板邊至少要預留5mm的區域。(4)盡量在板子的頂面(元件面)進行布線,線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線,因為生產過程中都是通過板邊進行抓持,邊上的線路會被波峰焊設備的卡爪或邊框傳送器損壞。(5)對于具有較多引腳數的器件(如接線座或扁平電纜),應使用橢圓形焊盤而不是圓形,以防止波峰焊時出現錫橋(圖1)。
上傳時間: 2013-10-26
上傳用戶:gaome
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-11-17
上傳用戶:cjf0304