簡易的聊天室,對java網路程式設計的初學者是很好的入門
上傳時間: 2014-01-01
上傳用戶:wys0120
裝大智慧不用重裝指標的好方法。炒股的朋友要知道的。
標簽: 指標
上傳時間: 2017-09-08
上傳用戶:cainaifa
包含一些大眾化的數學題目,比如說buffon丟針問題、dijkstra的三色旗問題、找零錢問題、背包問題、無限位數的整數運算、最短路徑問題...
標簽:
上傳時間: 2014-01-05
上傳用戶:athjac
舒服用電腦,是compaq公司教導如何以正確的姿勢使用電腦
上傳時間: 2017-09-28
上傳用戶:l254587896
超聲,紅外,激光,無線,通訊相關專輯 183冊 1.48G壓電陶瓷換能器在醫學超音波儀器的應用 36頁 1.5M.pdf
標簽:
上傳時間: 2014-05-05
上傳用戶:時代將軍
優秀程序員之路——C# 開發經驗及技巧大匯總
標簽: C#
上傳時間: 2016-07-05
上傳用戶:ven13
隨著通信技術的發展,視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片,結合數字化技術和時分復用技術,提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案,并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計,FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真,同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能,最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現,基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準,系統具高集成度、靈活性等特點,能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞:FPGA,光纖傳輸,視頻信號
上傳時間: 2013-06-05
上傳用戶:zxh1986123
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間: 2013-06-24
上傳用戶:myworkpost
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程,著重討論了較高頻率脈沖電路的可編程實現方法,以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法,給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現,并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級??梢酝瑫r提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調,調節步長為5ns。
上傳時間: 2013-06-15
上傳用戶:ZJX5201314
隨著現代電力系統向大容量、高電壓方向發展,廣泛用于大型發電機組測量和保護用的大電流互感器的研制就變得很緊迫??紤]到大電流互感器具有大電流、強電磁干擾和多相運行等特點,在設計大電流互感器時,必須采取有效的屏蔽措施,屏蔽來自鄰相的雜散磁通。傳統的屏蔽方案是采用金屬屏蔽罩,盡管有效,但設備笨重。本文中,作者對有外層屏蔽繞組的大電流互感器進行了各種研究。 大電流互感器采用繞組屏蔽方式后,如何優化設計屏蔽繞組,使屏蔽繞組能夠充分有效地屏蔽雜散磁通對環形鐵心的影響呢?針對上述的問題,本文作者主要完成如下幾個方面的工作: 1、首先對國內外大電流互感器的發展與研究現狀進行了敘述,并成功設計了15000/5A大電流互感器。 2、對精典的電磁場理論和場路耦合法的數學理論進行了深入的研究,建立了大電流互感器的三維場路耦合有限元分析的數學模型和仿真模型。應用有限元軟件ANSYS建立三維有限元仿真模型和基于場路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對電流互感器鐵心的影響;重點分析了繞組屏蔽雜散磁通理論;通過等值電流法,得到無論三相還是多相電流互感器條件下,中間相的電流互感器所受到的雜散磁通是最為嚴重的,為大電流互感器的有效保護提供了科學依據。 4、為了得到最優化屏蔽繞組,對屏蔽繞組的匝數采用離散化替代連續性,再考慮屏蔽繞組在環形鐵心上的位置,共提出了多種優化方案;根據三維場路耦合有限元分析模型,精確計算出屏蔽繞組中的電流、電流分布、環形鐵心中的磁感應強度分布和外層繞組的局部最高溫升,通過比較多種計算結果,得到大電流互感器屏蔽繞組的最優化方案。 5、最后建立了大電流互感器的等效磁勢法和降流回路法兩種試驗方案模型,通過比較試驗方案仿真計算結果和出廠試驗結果,證明了仿真計算結果是正確的,可靠的。 通過對屏蔽繞組進行優化設計后,有效地削弱了雜散磁通,使得大電流互感器輕型化、小型化,節約了大量的銅材料,使得其運輸更加方便。
上傳時間: 2013-04-24
上傳用戶:yolo_cc