<strike id="guqia"></strike>
<strike id="guqia"></strike>
微型機算計發(fā)展概述人類從原始社會學會使用工具以來到現(xiàn)代社會經歷了三次大的產業(yè)革命：農業(yè)革命、工業(yè)革命、信息革命。而信息革命是以計算機技術和通信技術的發(fā)展和普及為代表的。人類已進入了高速發(fā)展的現(xiàn)代時期。其中計算機科學和技術發(fā)展之快，是任何其他技術都無法相提并論的自從1946年美國賓夕法尼亞大學研制成功的世界上第一臺電子計算機到現(xiàn)在已50多年的歷史。計算機的發(fā)展經歷了四代：第一代：電子管電路計算機，電子管數：18800個；繼電器數量：5000個；耗電量：150KW；重量：30t；占地面積：150平方米；運算速度：5000次加法運算/s。第二代：晶體管電路計算機（60年代初）第三代：小規(guī)模集成電路計算機。第四代：大規(guī)模（LSI）和超大規(guī)模（VSLI）集成電路計算機。第四代計算機基本情況：運算速度為每秒幾千億次到幾萬億次；從數值計算和數據處理到目前進行知識處理的人工智能階段；計算機不僅可以處理文字、字符、圖形圖象信息，而且可以處理音頻、視頻等多媒體信息；計算機正朝著智能化和多媒體化方向發(fā)展。微型計算機的定義：以微處理器為核心，再配上半導體存儲器、輸入/輸出接口電路、系統(tǒng)總線及其它支持邏輯電路組成的計算機稱微型計算機。在1971年美國Intel公司首先研制成功世界上第一塊微處理器芯片4004以來，差不多每隔2~3年就推出一代新的微處理器產品；如今已推出了第五代微處理器。因為微處理器是微型計算機的核心部件，它的性能在很大程度上決定了微型計算機的性能，所以微型計算機的發(fā)展是以微處理器的發(fā)展而更新?lián)Q代的。微處理器和微型計算機的發(fā)展：1.第一代微處理器和微型計算機：（1971~1973年）——4位CPU和低檔8位處理器，典型的產品有：Intel 4004、改進型的4040,是4位處理器，以它為核心構成的微機是MCS-4。Intel 8008是8位通用微處理器,以它為核心所構的微機是MCS-8。參數：芯片采用PMOS工藝;集成度為2000管/片;時鐘頻率1MHz;平均指令執(zhí)行時間為20μs。2.第二代微處理器和微型計算機（1973~1978年）——成熟的8位CPU,典型的產品有：Intel 8080（1973年由Intel公司推出）MC6800 （1974年由美國Motorola推出。Z-80 （1975年由Zilog公司推出。Intel 8085 （1976年由Intel公司推出，是Intel 8080的改進型。MOS 6502，由MOS公司推出，它是IBM PC機問世之前世界上最流行的微型計算機Apple2（蘋果機）的CPU。第二代微處理器的參數：芯片工藝采用NMOS工藝，集成度達到5000~9000管/片；時鐘頻率2~4MHz;平均指令執(zhí)行時間為1~2μs；具有多種尋址方式，指令系統(tǒng)完善，基本指令100多條。特點：具有中斷、DMA等控制功能；也考慮了兼容性、接口標準化和通用性、配套的外圍電路功能和種類齊全。在軟件方面：主要是匯編，還有一些簡單的高級語言和操作系統(tǒng)。
上傳時間： 2013-11-24
上傳用戶：蔣清華嗯
基于PC機的電子琴設計 一、實驗目的１．掌握利用pc機揚聲器發(fā)出聲音的方法。２．學習利用系統(tǒng)功能調用從鍵盤上讀取字符的方法。 二、實驗內容與要求利用PC機和揚聲器實現(xiàn)簡易電子琴的功能。 １．基本要求（1）電子琴功能，編寫程序，程序運行時使pc機成為一架可彈奏的“鋼琴”。當按下PC機鍵盤數字鍵1-8時，依次發(fā)出1,2,3,4,5,6,7,i八個音調。（2）音樂盒功能，內部存儲至少2首以上的樂曲，根據菜單選擇播放。２．提高要求（1）使一組放光二極管隨音調變化而改變，實現(xiàn)音樂彩燈 （2）能夠實現(xiàn)高、中、低音的選擇。 （3）能夠存儲彈奏的內容，進行回放。 三、實驗報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單 ５．設計結果和體會（包括遇到的問題及解決的方法） 四、設計原理要使揚聲器發(fā)出不同的音調，就得輸入不同頻率的波形。通過給8253定時/計數器裝入不同的計數值，可以使其輸出不同頻率的方波。經過放大器的放大作用，便可驅動揚聲器發(fā)出不同的音調，只要插入一段延時程序之后，再將揚聲器切斷，音調的聲音就可以持續(xù)一端時間。通過計算機的不同按鍵輸出不同的音調，需要使用系統(tǒng)調用功能以接收鍵入字符，并且要建立一張表，使鍵入字符與頻率構成一個對應關系。
上傳時間： 2013-10-16
上傳用戶：xlcky
微型51/AVR 編程器套件裝配說明書 請您在動手裝配這個編程器之前，務必先看完本說明書，避免走彎路。 1．收到套件后請對照元器件列表檢查一下，元件、配件是否齊全？ Used Part Type Designator ==== ================ ========== 1 1k R6 1 1uf 50V C11 5 2k2 R2 R3 R4 R5 R11 1 10K*8 RN1 2 11.0592MHZ Q1 Q2 1 12V,0.5W D2 2 15k R7 R8 2 21k R9 R10 4 33p C6 C7 C8 C9 1 47uf 25V C10 1 74HC164 IC6 2 78L05 IC4 IC5 1 100uf 25V C12 1 220R R1 1 AT89C51 IC2 1 B40C800(W02) D1 2 BS170 T1 T2 1 BS250 T3 1 DB9/F J2 1 J1X2 J1 1 LED GN5 D3 1 LM317L IC1 1 TLC2272 IC7 1 ZIF40 IC3 5 1uf C1 C2 C3 C4 C5 另外，套件配有1.5米串行電纜一根和配套的PCB一塊，不含電源。編程器使用的15V交流電源或12V直流電源需要自己配套。2．裝配要點：先焊接阻容元件，3個集成電路插座（IC2,IC7,IC6）其次是晶振， 全橋，穩(wěn)壓IC 等，然后焊接J2,最后焊接T1,T2,T3三只場效應管。焊接場效應管時務必按照以下方法：拔去電烙鐵的電源，使用電烙鐵余溫去焊接三只場效應管，否則靜電很容易損壞管子。這是裝配成功的關鍵。這三只管子有問題，最典型的現(xiàn)象是不能聯(lián)機。由于電源插座封裝比較特殊，國內無法配套上，已改用電源線接線柱，可直接焊接在PCB板焊盤上，如下圖1所示（在下圖中兩個紅色圓圈內指示的焊盤），然后在連接到套件中配套的電源插座上。最近有朋友反映用15V交流比較麻煩，還要另外配變壓器。如果要使用12V的直流電，無需將全橋焊上，將兩個接線柱分別焊接在全橋的正負輸出位置的焊盤上即可，如下圖2所示，藍色圓圈內指示的焊盤，連接電源的時候要注意正負極，不要接錯了。方形焊盤是正極。40腳ZIF插座焊接前，應該將BR1飛線焊接好。注意：由于焊盤比較小，注意焊接溫度，不要高溫長時間反復焊接，會導致焊盤脫落。
上傳時間： 2013-12-31
上傳用戶：caiguoqing
作為嵌入式系統(tǒng)主控單元——單片機，其軟件往往是一個微觀的實時操作系統(tǒng)，且大部分是為某種應用而專門設計的。系統(tǒng)程序有實時過程控制或實時信息處理的能力，要求能夠及時響應隨機發(fā)生的外部事件并對該事件做出快速處理。而分時操作系統(tǒng)卻是把CPU的時間劃分成長短基本相同的時間區(qū)間，即“時間片”，通過操作系統(tǒng)的管理，把這些時間片依次輪流地分配給各個用戶使用。如果某個作業(yè)在時間片結束之前，整個任務還沒有完成，那么該作業(yè)就被暫停下來，放棄CPU，等待下一輪循環(huán)再繼續(xù)做。此時CPU又分配給另一個作業(yè)去使用。由于計算機的處理速度很快，只要時間片的間隔取得適當，那么一個用戶作業(yè)從用完分配給它的一個時間片到獲得下一個CPU時間片，中間有所“停頓”；但用戶察覺不出來，好像整個系統(tǒng)全由它“獨占”似的。分時操作系統(tǒng)主要具有以下3個特點：① 多路性。用戶通過各自的終端，可以同時使用一個系統(tǒng)。② 及時性。用戶提出的各種要求，能在較短或可容忍的時間內得到響應和處理。③ 獨占性。在分時系統(tǒng)中，雖然允許多個用戶同時使用一個CPU，但用戶之間操作獨立，互不干涉。分時操作系統(tǒng)主要是針對小型機以上的計算機提出的。一般而言，微處理器（MPU）驅動的通用計算機，系統(tǒng)設計人員對每一臺的最終具體應用都是不得而知的，因此，在價格允許的情況下，硬件設計務求CPU時鐘盡可能的快；計算及管理能力盡可能的強；程序和數據存儲器的容量盡可能的大；各種計算機外設的配接盡可能的詳盡等等，特別是采用分時操作系統(tǒng)的機器，因為是一機多用戶的管理系統(tǒng)，它的要求就更高了。相對而言，微控制器（MCU）俗稱單片機，是一個單片集成系統(tǒng)，它將這些或那些計算機所需的外設，諸如程序和數據存儲器、端口以及有關的子系統(tǒng)集成到一片芯片上。從硬件上，單片機系統(tǒng)與采用分時操作系統(tǒng)的計算機系統(tǒng)是無法比擬的。但是，在單片機系統(tǒng)的設計中，設計人員對其最終具體應用是一清二楚的，它的使用環(huán)境相對是單一固定的。所控制的過程的可預見性為分時系統(tǒng)思想的實現(xiàn)提供了可能性。具體一點就是：雖然單片機的CPU速度較低，但其任務是可預見的，這樣作業(yè)調度將變得簡單而無須占用很多的CPU時間，同時“時間片”的設計是具體而有針對性的，因此可變得很有效。一、單片機分時系統(tǒng)的設計單片機系統(tǒng)往往是一個嵌入式的控制系統(tǒng)，因此目前絕大部分的單片機系統(tǒng)還是一實時系統(tǒng)。能夠真正體現(xiàn)分時系統(tǒng)的設計思想的往往是那些多路重復檢測控制系統(tǒng)。即便是在這些多路重復檢測控制系統(tǒng)中，它的實時性也是非常重要的。也就是說，在單片機系統(tǒng)中應用了分時系統(tǒng)設計思想，但其及時性應首先進行考慮。
標簽： 分時操作系統(tǒng) 中的實現(xiàn) 單片機編程
上傳時間： 2013-12-23
上傳用戶：佳期如夢
摘要：設計并實現(xiàn)了一個USB/EPP 轉接系統(tǒng)，給出其硬件設計方案并討論了相關技術細節(jié)， 使其實現(xiàn)USB 接口到EPP接口的相互數據轉發(fā)。使僅具有EPP 接口的傳統(tǒng)儀器設備借助于USB/EPP 轉接系統(tǒng)擁有USB 總線所提供的即插即用和設備插架特性， 方便其通過USB 接口靈活接入同時擁有多個外設的計算機主機系統(tǒng)。關鍵詞：USB；EPP；轉接系統(tǒng)中圖分類號：TP368.3 文獻標識碼：A文章編號:1008- 0570(2005)11- 2- 0166- 03 在傳統(tǒng)的I/O 模式中，計算機外設通常映射為CPU 中固定I/O 地址，要求由主機分配一個指定的IRQ 中斷請求。由于PC 機的端口和中斷資源有限，因而使外設的可擴展性受到局限；同時，隨著電腦應用的拓展，PC 機的外設接口越來越多，外設對系統(tǒng)資源的獨占性也容易導致系統(tǒng)資源沖突。由于各種外部設備不斷增加，容易導致各種I/O 沖突。由Intel、Compaq、Microsoft、IBM等廠商所提出的USB 總線標準，基于即插即用和設備插架技術，設備接入時不影響應用程序的運行，具有良好的可擴充性和擴展的方便性。目前USB 協(xié)議已經發(fā)展到了最新的2.0 版本，可支持峰值傳輸速率為480Mbps 的高速外設，可提供4～8 個USB 2.0 接口，同時通過USB 集線器（HUB）的擴展還可以支持多達127 個外設同時連接，基本上解決了各種外設同時存在同時使用的所有問題。基于USB 接口的上述優(yōu)點，目前的計算機，特別是筆記本計算機基本上都只配備USB 接口，而取消了傳統(tǒng)的串口和并口，這對那些以前購置的需要與計算機進行通信而只有串口或并口的各種儀器的繼續(xù)使用造成了極大的障礙。 針對傳統(tǒng)的數字化儀器與計算機通信中存在的接口不足的問題，本文設計了一個USB/EPP 轉接系統(tǒng)，使其能夠從計算機的USB 接口接收數據，經過格式轉換，從USB/EPP 轉接系統(tǒng)的并行接口EPP 發(fā)送給傳統(tǒng)的儀器設備；同時也能夠從USB/EPP 轉接系統(tǒng)的并行接口EPP 接收數據，將其轉化為USB 幀格式，并發(fā)送到計算機的USB 接口。從而使僅具有EPP 接口的傳統(tǒng)儀器設備借助于USB/EPP 轉接系統(tǒng)，可以繼續(xù)正常使用。2 USB 總線2.1 USB 系統(tǒng)描述及總線協(xié)議USB 是一種電纜總線，支持在主機和各種即插即用外設之間進行數據傳輸。由主機預定的標準協(xié)議使各種設備分享USB 帶寬，當其它設備和主機在運行時，總線允許添加、設置、使用以及拆除外設，這為多個儀器設備共享同一個主計算機提供了可能。USB 協(xié)議采用了管道模型的軟硬件協(xié)議，摒棄了一般外設協(xié)議的端口映射方式，從而有效地避免了計算機應用系統(tǒng)I/O 端口地址沖突。根據功能劃分，一個USB 系統(tǒng)由三個部分組成：即USB 互連、USB 主機和USB 設備。圖1 給出了USB系統(tǒng)的通用拓撲結構。
上傳時間： 2013-10-09
上傳用戶：半熟1994
三種方法讀取鍵值 使用者設計行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時產生一個外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個按鍵被按下。 本實驗採用中斷式實現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應列的鍵被按下。否則掃描下一行。 反轉法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時間： 2013-11-12
上傳用戶：a673761058
單片機應用系統(tǒng)抗干擾技術:第1章 電磁干擾控制基礎. 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設計3 1.2.3 電磁兼容性常用術語4 1.2.4 電磁兼容性標準6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數模型9 1.4.2 分布參數模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導耦合14 1.5.2 感應耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠場耦合）15 1.6 單片機應用系統(tǒng)電磁干擾控制的一般方法16 第2章 數字信號耦合與傳輸機理 2.1 數字信號與電磁干擾18 2.1.1 數字信號的開關速度與頻譜18 2.1.2 開關暫態(tài)電源尖峰電流噪聲22 2.1.3 開關暫態(tài)接地反沖噪聲24 2.1.4 高速數字電路的EMI特點25 2.2 導線阻抗與線間耦合27 2.2.1 導體交直流電阻的計算27 2.2.2 導體電感量的計算29 2.2.3 導體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數學描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復性與阻抗匹配44 2.4 數字信號傳輸過程中的畸變45 2.4.1 信號傳輸的入射畸變45 2.4.2 信號傳輸的反射畸變46 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設計59 3.1.1 元件的選擇準則59 3.1.2 元件的降額設計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數字集成電路的抗干擾性能78 3.5.4 CMOS數字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術 4.1 屏蔽技術88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設計要點113 4.2 接地技術114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結構164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結構165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應用168 4.7 信號線間的串擾及抑制169 4.7.1 線間串擾分析169 4.7.2 線間串擾的抑制173 4.8 信號線的選擇與敷設174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導線的阻抗分析175 4.8.4 信號線的敷設176 4.9 漏電干擾的防止措施177 4.10 抑制數字信號噪聲常用硬件措施177 4.10.1 數字信號負傳輸方式178 4.10.2 提高數字信號的電壓等級178 4.10.3 數字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應用系統(tǒng)186 5.1.2 低功耗單片機最小應用系統(tǒng)187 5.2 總線的可靠性設計191 5.2.1 總線驅動器191 5.2.2 總線的負載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數字輸入端的噪聲抑制194 5.3.3 數字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復位電路設計201 5.6.1 復位電路RC參數的選擇201 5.6.2 復位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復位205 5.7 單片機系統(tǒng)的中斷保護問題205 5.7.1 80C51單片機的中斷機構205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數據掉電保護207 5.8.1 片內RAM數據保護207 5.8.2 利用雙片選的外RAM數據保護207 5.8.3 利用DS1210實現(xiàn)外RAM數據保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術215 5.9.1 由單穩(wěn)態(tài)電路實現(xiàn)看門狗電路216 5.9.2 利用單片機片內定時器實現(xiàn)軟件看門狗217 5.9.3 軟硬件結合的看門狗技術219 5.9.4 單片機內配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數字電位器及其應用336 6.7.1 非易失性數字電位器x9221336 6.7.2 非易失性數字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉換器芯片提供基準電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設計 7.1 D/A、A/D轉換器的干擾源357 7.2 D/A轉換原理及抗干擾分析358 7.2.1 T型電阻D/A轉換器359 7.2.2 基準電源精度要求361 7.2.3 D/A轉換器的尖峰干擾362 7.3 典型D/A轉換器與單片機接口363 7.3.1 并行12位D/A轉換器AD667363 7.3.2 串行12位D/A轉換器MAX5154370 7.4 D/A轉換器與單片機的光電接口電路377 7.5 A/D轉換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉換器MAX 197394 7.6.3 雙積分式A/D轉換器5G14433399 7.6.4 V/F轉換器AD 652在A/D轉換器中的應用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關配置與抗干擾技術413 7.9 D/A、A/D轉換器的電源、接地與布線416 7.10 精密基準電壓電路與噪聲抑制416 7.10.1 基準電壓電路原理417 7.10.2 引腳可編程精密基準電壓源AD584418 7.10.3 埋入式齊納二極管基準AD588420 7.10.4 低漂移電壓基準MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準電路430 第8章 功率接口與抗干擾設計 8.1 功率驅動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅動接口438 8.2.2 繼電器—接觸器輸出驅動電路439 8.2.3 光電耦合器—晶閘管輸出驅動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負載的接口電路441 8.2.6 單片機與大功率三相負載間的接口電路442 8.3 感性負載電路噪聲的抑制442 8.3.1 交直流感性負載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結構451 8.5.2 主要參數與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機對話單元配置與抗干擾設計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構造與特點458 9.3 LED的驅動方式459 9.3.1 采用限流電阻的驅動方式459 9.3.2 采用LM317的驅動方式460 9.3.3 串聯(lián)二極管壓降驅動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅動器ICM 7218B463 9.4.2 串行LED顯示驅動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術508 9.6.1 并行打印機標準接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設計510 9.6.4 提高數據傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護557 10.8 開關電源干擾的抑制措施559 10.8.1 開關噪聲的分類559 10.8.2 開關電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關消除瞬態(tài)干擾設計方案564 第11章 印制電路板的抗干擾設計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標準與電性能571 11.1.4 覆銅板的主要特點和應用583 11.2 印制板布線設計基礎585 11.2.1 印制板導線的阻抗計算585 11.2.2 PCB布線結構和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設計590 11.3.1 降低接地阻抗的設計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串擾控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結構與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復處理程序613 12.4.1 上電標志設定614 12.4.2 RAM中數據冗余保護與糾錯616 12.4.3 軟件復位與中斷激活標志617 12.4.4 程序失控后恢復運行的方法618 12.5 數字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關量輸入/輸出軟件抗干擾設計629 12.7.1 開關量輸入軟件抗干擾措施629 12.7.2 開關量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
標簽： 單片機 應用系統(tǒng) 抗干擾技術
上傳時間： 2013-10-20
上傳用戶：xdqm
為了使車流在交通路口順暢通過，通常需要統(tǒng)計一個交通信號燈周期內的車流量，以實現(xiàn)交通信號燈的自動配時。文中提出了一種交通路口的車流量檢測算法。通過在道路前方設置檢測線，進而統(tǒng)計檢測線灰度變化的情況，即可統(tǒng)計出通過的車流量。并對其進行FPGA的硬件仿真。實驗結果表明，此方法實現(xiàn)簡單，運算處理速度快，能夠得到較滿意的結果。
上傳時間： 2013-10-12
上傳用戶：1406054127
基于FPGA數字電壓表的設計 EDA是電子設計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言VHDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設計正是用VHDL語言完成的 。此次設計采用的是Altera公司 的Quartus II 7.0軟件。本次設計的參考電壓為2.5V，精度為0.01V。此電壓表的設計特點為通過軟件編程下載到硬件實現(xiàn)，設計周期短，開發(fā)效率高。
上傳時間： 2013-11-24
上傳用戶：無聊來刷下
《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細講述了基于可編程邏輯技術的設計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實例，便于讀者理解和演練。另外，為了幫助讀者更好地學習，《Altera FPGA工程師成長手冊》提供了配套語音教學視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。 《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設計，再到nios ⅱ軟核處理器的設計，幾乎涉及fpga開發(fā)設計的所有知識。具體內容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向導、vhdl語言、基本邏輯電路設計、宏模塊、lpm函數應用、基于fpga的dsp開發(fā)設計、sopc系統(tǒng)構架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設、logiclock優(yōu)化技術等。
上傳時間： 2013-10-29
上傳用戶：思索的小白
