FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-21
上傳用戶：zhyfjj
為了能實時監(jiān)控無人機的狀態(tài)和提高無人機的安全可靠性，本設計利用FPGA高速率、豐富的片上資源和靈活的設計接口，設計了一套無人機多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無人機不同位置的攝像機所采集的視頻信息，傳送給地面站控制設備，并在同一臺顯示器上實現(xiàn)同步顯示的功能。仿真結果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實時性、和高清度，確保無人機完成偵查任務。
標簽： FPGA 無人機 多路 視頻監(jiān)控
上傳時間： 2013-10-22
上傳用戶：cxl274287265
系統(tǒng)結構如 圖 1所示 ， 從 系統(tǒng) 結 構圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號輸入模塊 ， 視頻信號處 理模 塊和視頻信號輸出模塊等 3個部分組成。各個模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號 轉(zhuǎn) 換成 數(shù) 字 信 號 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對輸入 的數(shù)字視頻信號進行處理 ； 視頻輸 出模塊將 F P GA處理后的信號轉(zhuǎn)換成模擬信號輸出到顯示器。
上傳時間： 2013-11-11
上傳用戶：shawvi
高級FPGA教學實驗指導書－邏輯設計部分
上傳時間： 2013-10-28
上傳用戶：時代電子小智
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應用靈活的的多路視頻信號的合成技術和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。
上傳時間： 2014-12-05
上傳用戶：jiangfire
伺服舵機作為基本的輸出執(zhí)行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產(chǎn)生舵機的控制信號舊。應 用模擬電路產(chǎn)生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產(chǎn)生PWM信 號，當信號路數(shù)較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導致舵機發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
針對調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動態(tài)可重構的新方法，通過對不同調(diào)制樣式信號的解調(diào)模塊的動態(tài)加載，來實現(xiàn)了不同環(huán)境下針對不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設計方式具有更高的靈活性、可擴展性，并減低了成本和功耗。該設計方案同時也介紹了FPGA部分動態(tài)可重構的概念和特點，可以對其它通信信號處理系統(tǒng)設計提供一定的參考。
標簽： FPGA 部分動態(tài)可重構 信號解調(diào)系統(tǒng)
上傳時間： 2013-11-11
上傳用戶：GeekyGeek
WP374 Xilinx FPGA的部分重配置
上傳時間： 2013-11-11
上傳用戶：zhaoke2005
為有效控制固態(tài)功率調(diào)制設備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設計是FPGA 設計的一個重要方面,傳統(tǒng)設計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設計復雜度,縮短了開發(fā)周期,能滿足設計要求。關鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
