由于全球定位系統在航天、航空、航海、海洋上程、大地測量、陸地導航以及軍事上的大量運用及其廣闊的應用前景，使得GPS接收機系統成為國內外相關領域競相研究的對象。GPS系統的用戶部分主要是各種型號的GPS接收機。所以GPS接收機中的微處理器的運算能力和功耗直接影響整機的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統開發及其在GPS接收機中的應用。介紹了OPS接收機設計原理，分析了接收機硬件模塊的組成和功能，設計了由FPGA和ARM完成基帶信號處理及導航解算的接收機，建立了基于ARM和μC/OS—Ⅱ的GPS接收機嵌入式硬件開發平臺。研究了嵌入式實時操作系統μC/OS—Ⅱ，分析了其內核的組成結構：與處理器無關代碼、處理器相關代碼、與應用相關代碼，并重點分析和配置了其中與處理器相關和與應用相關的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統軟件編譯和調試的交叉環境，設計了運行在此環境下的中斷和多任務來實現接收機信號處理、導航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機軟應用件設計。 總之，本文從研究嵌入式系統的軟、硬件設計及其應用著手，掌握了嵌入式系統開發的核心技術，研制了基于ARM嵌入式開發平臺的GPS接收機。
上傳時間： 2013-04-24
上傳用戶：buffer
1993年，Turbo碼的提出，以其接近Shannon極限的優異的性能在編碼界引起了轟動，并成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，Turbo碼已經應用到很多實際通信系統中。同時，如何實現Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼編譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細分析了對系統性能影響的各個參數并逐一進行選擇，最后對各個選擇的系統進行仿真，對仿真的結果進行比較論證，確定滿足系統性能要求的各個參數。 論文在系統仿真分析論證的基礎之上，進行了Turbo碼編碼器的設計實現和硬件測試，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現和硬件測試。最后完成整個通信系統的搭建和調試。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了時序功能驗證和FPGA定點仿真測試。
上傳時間： 2013-05-30
上傳用戶：www240697738
數碼相機閃光燈充電電路分析 &nbs
上傳時間： 2013-07-17
上傳用戶：小眼睛LSL
基于MATLAB 7.0的信號調制與解調分析
上傳時間： 2013-07-21
上傳用戶：user08x
GPS全球定位系統是美國國防部為軍事目的而建立的衛星導航系統，其主要目的是解決海上、陸地和空中運載工具的導航定位問題。GPS作為新一代衛星導航系統，不僅具有全球、全天候、連續、高精度導航與定位能力，而且具有優良的抗干擾性和保密性。因此，發展全球定位系統是當今導航技術現代化的一個重要標志。在GPS接收機中，為了得到導航電文并對其進行解算，要完成復雜的信號處理過程。其中，怎樣捕獲到衛星信號，并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結構進行深入的分析后，結合FPGA的特點，對算法進行設計及優化后，給出了相應的仿真。內容主要包括以下幾個方面： 1.對GPS信號結構的產生原理進行了深入地分析，并對GPS信號的調制機理進行詳細地闡述。 2.在GPS信號的捕獲方面，采用了基于FFT頻域的快速捕獲的方法，即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域，在頻域完成相應的運算后，再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量，加快了信號捕獲的速度，提高了捕獲性能。 3.在C/A碼跟蹤部分，本文采用了非相干延遲鎖定環對C/A碼進行跟蹤。來自載波跟蹤環路的本地載波將輸入的信號變成基帶信號，然后分別和本地碼的三個不同相位序列進行相乘，將相乘結果進行累加，經過處理將得到碼相位和當前的載波頻率送到載波跟蹤環路。 4.載波跟蹤環，本文采用的是科斯塔斯環。載波跟蹤環和碼跟蹤環在結構上相似，故本文只對關鍵的載波NCO進行了仿真。 本文的創新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設計。此外，根據FPGA的特點，在不改變外部硬件設計的前提下，改變相應的IP核或相關的VHDL程序就可對系統進行各種優化設計，以適應不同類型的GPS接收機的不同功能。
上傳時間： 2013-06-27
上傳用戶：哇哇哇哇哇
基于布里淵散射的分布式光纖傳感器是當前國內外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用；布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中，入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數值計算，并用Matlab模擬計算過程，對布里淵散射信號進行分析。 根據布里淵散射信號的特點，我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現，我們在Stratix FPGA上實現了基于Morlet小波變換的DSP算法的硬件電路設計。 最后，在此基礎上，我們對電路功能進行實際的仿真和驗證，并和Matlab得到結果進行比較和分析。
上傳時間： 2013-07-22
上傳用戶：牛布牛
詳細的理論分析，可以對模擬電路的理論知識有較為全面透徹的了解
上傳時間： 2013-04-24
上傳用戶：aappkkee
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
由于旋轉變壓器的高精度高可靠性等特點，廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號，經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統，而這種數字處理比較復雜，采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領域的應用。傳統的角測量系統面臨的問題有：體積、重量、功耗偏大，調試、誤差補償試驗復雜，費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法，設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中，通過FPGA芯片產生旋轉變壓器的激勵信號，再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換，并對轉換完的數據進行濾波處理，使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ，最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明，本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間： 2013-05-23
上傳用戶：gdgzhym
遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經成功地應用于許多難優化問題，現已成為尋求滿意解的最佳工具之一。然而，較慢的運行速度也制約了其在一些實時性要求較高場合的應用。利用硬件實現遺傳算法能夠充分發揮硬件的并行性和流水線的特點，從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析，結合硬件自身的特點，選用了適合硬件化的遺傳算子，設計了標準遺傳算法硬件框架；為了進一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現有的一些遺傳算法的并行模型進行了研究，討論了其各自的優缺點及研究現狀，并在此基礎上提出一種適合硬件實現的粗粒度并行遺傳算法。 我們構建的基于FPGA構架的標準遺傳算法硬件框架，包括初始化群體、適應度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現各模塊功能。經過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數的優化問題，給出了實驗結果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調用。 最后，本文對硬件遺傳算法及其在函數優化中的一些尚待解決的問題進行了討論，并對本課題未來的研究進行了展望。
上傳時間： 2013-07-22
上傳用戶：誰偷了我的麥兜
