電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個(gè)SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動(dòng)與閃變測量的數(shù)字信號處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測量原理，分析比較了現(xiàn)有測量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對電壓波動(dòng)與閃變測量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡單、快捷高效，能夠滿足電壓波動(dòng)和閃變測量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
數(shù)字圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航天、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)等領(lǐng)域中。數(shù)字圖像處理的特點(diǎn)是處理的數(shù)據(jù)量大，處理非常耗時(shí)，本文研究了在FPGA上用硬件描述語言實(shí)現(xiàn)圖像處理算法，通過功能模塊的硬件化，解決了視頻圖像處理的速度問題。隨著微電子技術(shù)的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號處理在算法、系統(tǒng)結(jié)構(gòu)上帶來了新的方法和思路。 本文設(shè)計(jì)的基于FPGA的圖像處理系統(tǒng)，是一個(gè)具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入，經(jīng)視頻解碼芯片SAA7113轉(zhuǎn)換成數(shù)字視頻信號后，圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號轉(zhuǎn)換成模擬視頻信號輸出。 整個(gè)設(shè)計(jì)及各個(gè)模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了仿真及邏輯綜合。仿真結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理的方法。
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-04-24
上傳用戶：han_zh
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。 運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對USB總線技術(shù)作了簡要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號，SRAM數(shù)據(jù)讀寫，數(shù)字量輸入輸出等功能。
標(biāo)簽： FPGA USB 激光打標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無線電數(shù)字接收平臺(tái)的設(shè)計(jì)，并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點(diǎn)，所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì)，對數(shù)據(jù)進(jìn)行并行處理，所以FPGA在進(jìn)行數(shù)據(jù)量大，要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當(dāng)前的發(fā)展趨勢及技術(shù)現(xiàn)狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn)，在深入分析軟件無線電相關(guān)理論的基礎(chǔ)上，著重研究和完成了中頻軟件無線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn)：數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，首先對數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn)，其頻率分辨率高，靈活，易于實(shí)現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內(nèi)部寄存器的位寬進(jìn)行改進(jìn)，極大地節(jié)約了資源，提高了運(yùn)行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運(yùn)算和二進(jìn)制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間，實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對數(shù)字調(diào)制解調(diào)模塊，重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對整個(gè)系統(tǒng)進(jìn)行了Matlab仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過程中，都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程，然后再在Quartus軟件中編譯，時(shí)序仿真測試，并與Matlab仿真結(jié)果進(jìn)行對比，驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽： FPGA 軟件無線電 數(shù)字接收機(jī)
上傳時(shí)間： 2013-05-18
上傳用戶：450976175
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
隨著圖像聲納技術(shù)的發(fā)展，對于大數(shù)據(jù)量圖像數(shù)據(jù)的壓縮成為必須要解決的一個(gè)課題。本文結(jié)合水聲圖像特點(diǎn)，應(yīng)用VerilogHDL 語言在Quartus Ⅱ軟件環(huán)境下設(shè)計(jì)實(shí)現(xiàn)了JPEG基本模式編解碼器。 JPEG是國際標(biāo)準(zhǔn)化組織(ISO)和CCITT 聯(lián)合制定的靜態(tài)圖像的壓縮標(biāo)準(zhǔn)，是目前最常使用的圖像存儲(chǔ)格式。 論文首先介紹了JPEG編碼的基本原理，然后根據(jù)編碼的流程從總體結(jié)構(gòu)上對JPEG編碼器進(jìn)行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法；針對水聲圖像特點(diǎn)采用了DC系數(shù)直接編碼。以一幅真實(shí)的水聲圖像作為JPEG編碼器的測試輸入，對編碼器輸出的碼流經(jīng)過軟件編程后正確顯示出了JPEG圖片，并分析了壓縮圖像效果和質(zhì)量。 JPEG解碼器采用了和JPEG編碼器對稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據(jù)JPEG標(biāo)準(zhǔn)中哈夫曼編碼的特點(diǎn)，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲(chǔ)資源，提高了解碼速度。對經(jīng)本文設(shè)計(jì)的JPEG解碼器解碼后的圖片和原圖片進(jìn)行了比較分析，結(jié)果表明本設(shè)計(jì)滿足要求。
上傳時(shí)間： 2013-05-25
上傳用戶：sn2080395
隨著社會(huì)的發(fā)展，人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對諧波的檢測和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測專用的集成電路成為可能，同時(shí)為諧波檢測裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測專用集成電路，從而可以實(shí)現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進(jìn)行諧波檢測裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測國標(biāo)參數(shù)的測量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型，對專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號的采樣，并對采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機(jī)。 最后，對設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對監(jiān)測指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
衛(wèi)星導(dǎo)航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運(yùn)輸工具提供導(dǎo)航定位服務(wù)。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機(jī)，則無論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號。接收機(jī)選取至少四顆衛(wèi)星發(fā)出的信號進(jìn)行分析，就能確定接收機(jī)持有者的位置。 GPS導(dǎo)航定位接收機(jī)的理論基礎(chǔ)即是擴(kuò)頻通信理論，擴(kuò)頻通信技術(shù)與常規(guī)的通信技術(shù)相比，具有低截獲率，強(qiáng)抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點(diǎn)，目前己從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展，成為進(jìn)入信息時(shí)代的高新技術(shù)通信傳輸方式之一。擴(kuò)頻通信技術(shù)中，最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號的捕獲上一般使用兩種方法：順序捕獲方法(時(shí)域法，基于大規(guī)模并行相關(guān)器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術(shù)的原理，并給出了它們的優(yōu)缺點(diǎn)。 本文第三章對長碼的直接捕獲進(jìn)行了深入的研究，基于對國內(nèi)外相關(guān)文獻(xiàn)中長碼直捕方法的分析與對比，并且結(jié)合在實(shí)際過程中硬件資源需求的考慮，應(yīng)用了基于分段補(bǔ)零循環(huán)相關(guān)和FFT搜索頻偏的直捕方法。此方法大大減少了計(jì)算量，加快了信號捕獲的速度。本方法利用FFT實(shí)現(xiàn)接收信號與本地長碼的并行相關(guān)，同時(shí)完成頻偏的搜索，將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索，從而能快速實(shí)現(xiàn)長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰(zhàn)場環(huán)境下，GPS接收機(jī)會(huì)面臨各種人為的干擾。如何從復(fù)雜的干擾信號中實(shí)現(xiàn)對GPS信號的捕獲，即抗干擾技術(shù)的研究，是GPS也是本文研究一個(gè)的方面。第四章即研究了GPS接收機(jī)干擾抑制算法，在強(qiáng)干擾環(huán)境下，需要借助信號處理技術(shù)在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機(jī)長碼捕獲以及干擾抑制的FPGA實(shí)現(xiàn)方案，并對各主要子模塊進(jìn)行了詳細(xì)地分析。基本型接收機(jī)中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實(shí)現(xiàn)；抗干擾型接收機(jī)中選用Xilinx xc4vlx100芯片。實(shí)現(xiàn)了各模塊的單獨(dú)測試和整個(gè)系統(tǒng)的聯(lián)調(diào)，通過聯(lián)調(diào)驗(yàn)證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應(yīng)用于GPS接收機(jī)，監(jiān)測站接收機(jī)的同步等，對我國自主研發(fā)導(dǎo)航定位接收機(jī)也有重大的現(xiàn)實(shí)及經(jīng)濟(jì)意義。
標(biāo)簽： FPGA 衛(wèi)星導(dǎo)航 接收機(jī)
上傳時(shí)間： 2013-06-18
上傳用戶：wang5829
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計(jì)上,針對HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
