<ol id="fnpkd"><center id="fnpkd"></center></ol> 隨著我國國民經濟的高速發展，國內高速公路、城市道路、停車場建設越來越多，對交通控制、安全管理的要求也日益提高，智能交通系統( IntelligentTransportation Systems，簡稱ITS)已成為當前交通管理發展的主要方向，而車牌識別系統(License Plate Recognition System，簡稱LPRS)技術作為智能交通系統的核心，起著舉足輕重的作用，可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection，簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統計等。 目前，車牌識別系統大多都是基于PC平臺的，其優勢是實現容易，但是成本高、實時性不強、穩定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點，且滿足識別速度和識別率的要求，本文在原有車牌識別硬件系統設計的基礎上做了一定的改進(原系統在圖像采集、接口通信、系統穩定、脫機工作等方面存在一定問題)，與團隊成員一起設計出了新的車牌識別硬件系統，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(本人負責單DSP+FPGA的原理圖和PCB繪制，另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統，主要工作由以下幾個部分組成： 1.團隊共同完成了新車牌識別系統的硬件設計，采用兩個板子實現。其中，本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統的硬件電路調試。主要分為如下模塊進行調試：電源，DSP，FPGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負責完成了整個系統的DSP應用程序設計。采用DSP/BIOS操作系統來構建系統的框架，添加了多個任務對象進行管理系統的調度；用CSL編寫了DSP上的底層驅動：完成了車牌識別算法在DSP上的移植與優化。 4.參與完成了部分FPGA程序的開發，主要包括圖像采集、存儲、傳輸幾個模塊等。 最終，本系統實現了高效、快速的車牌識別，各模塊工作穩定，能脫機實現圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能；為以后進行高性能的車牌識別算法開發提供了一個很好的硬件平臺。
上傳時間： 2013-04-24
上傳用戶：slforest
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
近年來，大容量數據存儲設備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節能等特點，是目前存儲領域所存在問題的解決方案之一。本文針對這一問題，設計基于FPGA的固態硬盤控制器，實現數據的固態存儲。 文章首先介紹硬盤技術的發展，分析固態硬盤的技術現狀和發展趨勢，闡述課題研究意義，并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手，研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構，所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現SATA1.0協議，根據協議劃分四層模型，通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數據和結果分析，得出了驗證結論。 本文設計的固態硬盤控制器，具有結構簡單和穩定性高的特點，易于升級和二次開發，是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間： 2013-05-28
上傳用戶：sssnaxie
近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發展，集成電路規模的不斷增大與各種研發技術水平的不斷提高，新的硬件平臺的推出，語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后，逐漸向實用化、小型化方向發展。 本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的SOPC系統，在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。 本系統整體設計基于DE2開發平臺,采用基于Nios II的SOPC技術。采用這種解決方案的優點是實現了片上系統，減少了系統的物理體積和總體功耗；同時系統控制核心都在FPGA內部實現，可以極為方便地更新和升級系統，大大地提高了系統的通用性和可維護性。 此外，由于本系統需要大量的高速數據運算，在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現了語音信號的端點檢測模塊，FFT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能，作者充分利用了FPGA的高速并行的優勢，以及配套開發環境中的Avalon總線自定義硬件外設，使系統處理數字信號的能力大大提高，其性能優于傳統的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統的總體設計，在此基礎上進行了系統的軟硬件的選擇和設計。 （2）自主設計了純硬件描述語言的驅動電路設計，完成了高速語音采集的工作，并且對存儲數據芯片SRAM中的原始語音數據進行提取導入MATLAB平臺測試數據的正確性。整個程序測試的方式對系統的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設計，此模塊是系統成敗的關鍵，實現高速實時的運算。 （4）結合SOPC的特性，設計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統。 （5）進行了整體系統測試，系統可以較穩定地實現實時處理的目的，具有一定的市場潛在價值。
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準，其優秀性使之成為過去十年應用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容，建立系統級設計方案，設計FPGA原型芯片，并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面： 1.完成解碼系統的體系結構的設計，采用了自頂而下的設計方法，實現系統的功能單元的劃分；根據其視頻解碼的特點，確定解碼器的控制方式；把視頻數據分文幀內數據和幀間數據，實現兩種數據的并行解碼。 2.實現了具體模塊的設計：根據本文研究的要求，在比特流格式器模塊設計中提出了特有的解碼方式；在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現，大大減少了變長數據解碼的時間；IQ、IDCT模塊采用流水的設計方法，減少數據計算的時間：運動補償模塊，針對模塊數據運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件，通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證，取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述，通過了現場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試，本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機，利用PCI等總線技術傳輸數據，數據卡插拔不便，便攜性差。隨著嵌入式技術的飛速發展，嵌入式系統平臺已經應用到各個領域，而市場上的嵌入式虛擬儀器系統還相當少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統在現代工業控制和科學研究中已成為必不可少的部分。因此在我國開發具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統發展趨勢和特點，采用FPGA技術，進行一種支持多種平臺的高速虛擬儀器系統的設計與研究，并針對高速虛擬儀器系統中的一些技術難點提出解決方案。首先進行了系統的總體設計，確定了采用FPGA作為系統的控制核心，并選取了Labview作為PC平臺應用程序開發工具，利用USB2.0接口來進行數據傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統硬軟件平臺。隨后進行了各個具體模塊的設計，在硬件方面，分別設計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進行了FPGA控制程序的設計工作，實現了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面，設計了Labview應用程序，實現了波形顯示和頻譜分析等儀器功能，人機界面良好。在嵌入式平臺上面，進行了WinCE下GPIO驅動程序設計，并在上層應用程序中調用驅動來進行數據的讀取。為了解決高速ADC與數據緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結構的設計方案，并在FPGA內對控制程序進行了設計，對其時序進行了仿真。 最后對系統進行了聯合調試工作，利用上層軟件對輸入波形進行采集。根據調試結果看，該系統對輸入信號進行了較好的采樣和存儲，還原了波形，達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統，具有性能好、使用靈活，節省成本等特點，具有較高的研究價值和現實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
工業生產過程往往具有非線性、不確定性，難以建立精確的數學模型。應用常規的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經網絡具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統建模、辨識和控制中常用的理論和方法。其中，神經元具有很強的信息綜合、學習記憶、自學習和自適應能力，可以處理那些難以用模型和規則描述的過程，將神經元與PID結合，應用到實際的控制中，可以在線調整PID的參數，使系統具有較強的抗干擾能力、自適應能力和較好的魯棒性。 目前，人工神經網絡的研究主要是神經網絡的理論研究、神經網絡的應用研究和神經網絡的實現技術研究，這三方面是相互依賴和相互促進的關系。本文主要側重的是神經網絡的實現技術研究方面，創新性地利用FPGA嵌入式系統開發技術實現單神經元PID智能控制器的研究與設計，并將其封裝成為一個專用的IP核供其他的控制系統使用。 首先，對單神經元PID智能控制器的設計原理和設計算法進行了深入的研究與分析；其次，利用MATLAB設計單神經元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統輸出；然后，研究基于FPGA的單神經元智能控制算法的實現，對控制器進行VHDL語言分層設計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結果表明，基于FPGA的單神經元智能控制器比MATLAB設計的單神經元PID智能控制器性能優良。 本文的設計模塊主要包括權值修改模塊、誤差計算模塊、權值產生模塊和輸出模塊。在各個模塊的設計中進行了優化處理，使本文的設計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統控制器的控制性能。
上傳時間： 2013-04-24
上傳用戶：13517191407
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢，在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是：首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令，然后成像系統根據命令控制探頭發射超聲波，并對回波信號處理、合成圖像，最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足：第一、采用的是單片機控制步進電機，控制精度不高，導致成像系統采樣不精確；第二、采用的數字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機，測量速度太慢，同時也不便于系統升級和擴展。 針對以上不足，提出了基于FPGA的B型超聲成像系統解決方案，采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分，使電機旋轉更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內實現數字掃描變換，提高了圖像分辨率；人機交互系統采用S3C2410-AL作為CPU，改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作，軟件的編寫、調試，結果表明，本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險（諸如地震、抗洪）中發揮作用，同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間： 2013-05-18
上傳用戶：helmos
高速數據采集系統在信號檢測、雷達、圖像處理、網絡通信等領域有廣泛應用，不同的應用要求使用不同的總線和不同的設計，但是，無論基于何種應用，其設計的關鍵在接口的實現上。 @@ 隨著cPCI總線技術的發展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數據傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設計基于cPCI總線接口的數據采集系統。設計中利用單片FPGA芯片實現PCI協議，代替傳統的FIFO芯片和串并轉換芯片，并完成對模擬電路的控制功能；并提出將應用程序中的一部分數據讀寫操作放入動態鏈接庫中，減少因應用程序反復調用驅動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協議，理解高頻數字電路設計方法和高速數據采集原理，本文開發了基于cPCI接口的高速數據采集系統。經過綜合測試和現場應用驗證表明，采集系統已達到了要求的性能指標。 @@關鍵詞：FPGA；數據采集系統；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
