當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間: 2013-05-28
上傳用戶:koulian
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中,都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同,本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的,這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求,但是在實時性要求較高的場合,其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現,克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模塊算法,包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法,并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法,并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G.168的標準和建議,對設計進行了大量的主、客測試,各項測試結果均達到或優于G.168的要求。
上傳時間: 2013-06-23
上傳用戶:123啊
隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間: 2013-07-05
上傳用戶:leehom61
·摘要: 以電機控制專用芯片TMS320F240DSP為控制核心,空間矢量脈寬調制(SVPWM)技術為理論依據,設計了一款高性價比的全數字小功率變頻器;采用現代電力電子變換技術(AC-DC-AC)和高級數字信號處理器等技術,給出了一種小功率通用變頻器的設計方案和詳細硬件軟件設計過程,利用軟件實現了七段式SVPWM的生成,通過實驗說明,所提出并設計的這種新型變頻器結構簡單,經濟實用,具有良
上傳時間: 2013-04-24
上傳用戶:axxsa
· 摘要: 提出一種適用于通用DSP平臺的H.264視頻編碼器軟件架構.以該架構基礎實現的H.264視頻編碼器軟件可以高效地運行在DSP系統中,以滿足視頻應用中對實時編碼的要求.通過性能分析工具對原有的軟件代碼進行分析.找到代碼運行效率不高的瓶頸所在,并結合TMS320DM642 DSP的硬件特點,設計出一種新型的H.264視頻編碼軟件架構.最后,在進行了DSP的指令優化以后,
上傳時間: 2013-06-18
上傳用戶:jhksyghr
提出了一種針對JPEG圖像的通用隱寫分析算法。該算法提取了15個具有良好分類特性的特征參數,輸入構建的LS-SVM分類器,以達到檢測載密圖像的目的。實驗結果表明,該算法的檢測正確率較高,檢測速度快,能夠實現針對各類JPEG載密圖像的有效檢測。
上傳時間: 2014-12-23
上傳用戶:dddddd55
LTC®3630 是一款通用的突發模式 (Burst Mode®) 同步降壓型 DC/DC 轉換器,其包括三種可通過引腳選擇的預設輸出電壓。
上傳時間: 2013-11-03
上傳用戶:yupw24
通用變頻器能量回饋PWM控制系統是一種采用有源逆變方式把電動機減速制動時產生的再生能量回饋電網的裝置。它可以克服通用變頻器傳統制動電阻方式低效、難以滿足快速制動和頻繁正反轉的不足,使通用變頻器可在四象限運行。本文首先回顧了變頻調速能量回饋控制技術的發展歷史及現狀,并介紹了常見的兩個方案。
上傳時間: 2013-11-12
上傳用戶:paladin
HCS08HCS12系列單片機 飛思卡爾公司的 HCS08/HCS12 系列 MCU,因其速度快、功能強、功耗小、價 格低等特點,在業界得到了廣泛的應用。 在 HCS08/HCS12 系列 MCU 中,飛思卡爾引入了新的片上調試技術——BDM。 這種調試技術由于其優越的性能而逐漸被業界接受,成為廣泛使用的MCU在線編程 調試方法。針對 BDM 技術,國外公司提供了功能強大的編程調試器,但價格高昂, 難以被國內廣大用戶接受;國內一些高校也進行了相關研究開發,但是研發的編程調 試器大多存在以下三個問題:一是隨著飛思卡爾MCU總線頻率的不斷提高,這些編 程調試器已經不能適應與高頻率MCU的通信的要求;二是無法與飛思卡爾的集成開 發環境 CodeWarrior 兼容,使用很不方便;三是由于采用 USB1.1 協議,導致整體通 信速度很慢。 本文對國內外已有的HCS08/HCS12 編程調試器進行了深入的技術分析,綜合目 前微控制器的最新發展技術,提出了采用USB2.0 通信接口的編程調試器硬件及底層 驅動的設計方案,實現了一種新型高效的適用于飛思卡爾 HCS08/HCS12 系列 MCU 的 USBDM(Universal BDM,通用 BDM編程調試器),有效地解決了國內編程調試 器普遍存在的頻率瓶頸及通信速度。同時,本文在研究CodeWarrior的通信接口規范 的基礎上,剖析了CodeWarrior中通信接口函數的功能,實現了作者編程調試器體系 中的通信函數,使之適用于 CodeWarrior 開發環境。USBDM 編程調試器通信函數動 態鏈接庫的設計,不僅便于使用編程調試器進行二次開發,也方便了驅動程序的更新。
上傳時間: 2013-10-28
上傳用戶:youke111
詳細介紹了阿爾卡特朗訊1850業務傳輸平臺TSS-5通用單板控制器的功能以及MSP430單片機在PTN產品中的應用。TSS-5系統選取MSP430單片機作為它的通用單板控制器,單板控制器主要用于監測外部電壓、電流、探測槽位號、控制面板LED燈、下載FPGA固件、控制外部電壓,監測單板鎖存器狀態以及主板的通訊。最后研發結果表明MSP430在TSS-5中得以成功應用,為TSS-5產品帶來了很多優勢,如高可靠性,低功率消耗,靈活的控制架構,低廉的成本,易于維護與升級。
上傳時間: 2013-11-10
上傳用戶:GHF