Protel四層板與內層分割教程,上手者實用教程。
上傳時間： 2013-06-19
上傳用戶：neibuzhuzu
中英文對照，描述板級測試的各個方面，并提出板極測試可能出現的問題
標簽： 板級測試
上傳時間： 2013-08-03
上傳用戶：xzt
FL2440開發板底板原理圖,支持WINCE6.0，LINUX2.60，安卓系統
上傳時間： 2013-04-24
上傳用戶：拔絲土豆
隨著半導體技術與數字集成電路(微處理器、存貯器以及標準邏輯門電路等)技術的迅速發展，特別是隨著計算機技術的發展，在工業生產和科學技術研究的各行各業中，人們利用PC機的強大處理功能代替傳統儀器的某些部件，開發出各種測量儀器(虛擬儀器)，傳統儀器的數字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統的電路設計、調試及維護帶來諸多不便。而隨著EDA技術的飛速發展，大規模可編程邏輯芯片CPLD / FPGA應運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進行芯片設計、支持在線編程和在系統編程等優點而備受青睞。本課題主要是用FPGA實現一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統驗證板實現在實際硬件環境中的驗證可以彌補ASIC 設計流程中仿真的不足, 通過該驗證也可以加快ASIC設計且降低由于邏輯問題所造成ASIC 開發中的成本損耗。本文首先介紹了EDA技術的發展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現代集成電路設計領域的一些應用。最后，具體設計了一塊用設計驗證的開發板，并討論了其設計結構，流程及驗證方法。
上傳時間： 2013-05-16
上傳用戶：bakdesec
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖，具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點，可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制，給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，
上傳時間： 2013-07-10
上傳用戶：x4587
三星官方6410核心板原理圖，經典，與大家分享
上傳時間： 2013-04-24
上傳用戶：tiantian
IEEE802旗下的無線網絡協議引領了無線網絡領域的新革命，其不斷提升的速度優勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術所起的作用不可小覷。隨著FPGA、信號處理和通信技術的發展，OFDM的應用得到了長足的進步。在此情況下，以OFDM技術為核心實現數據傳輸的原型機系統顯得應情應景而且必要。 本課題在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶傳輸的系統實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。 在系統功能模塊的FPGA實現過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進行了詳細設計，通過采用雙端口RAM、流水、乒乓結構等處理實現高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現結構并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當；通過對Viterbi算法進行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設計和實現。最后根據系統所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設計和PCB設計。 本文首先以無線局域網和IEEE802無線網絡家族引出OFDM技術發展、研究價值及OFDM的優缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標準的同時給出了本原型機系統的總體設計方案，并從硬件語言設計和FPGA硬件原理設計兩方面給出了該系統的詳細設計。 隨著OFDM技術的普及以及未來通信技術對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統的原型設計和實現具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：遠遠ssad
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
上傳時間： 2013-04-24
上傳用戶：moerwang
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0～99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
