利用FPGA的51 IP核實現(xiàn)與單片機和ARM的串口通信
上傳時間： 2017-09-25
上傳用戶：王慶才
stm32f107-以太網(wǎng)通信之TCP服務(wù)器(UCOS操作系統(tǒng)-靜態(tài)IP)
標簽： UCOS stm 107 TCP rar 32 IP 以太網(wǎng)通信 服務(wù)器 操作系統(tǒng)
上傳時間： 2018-04-20
上傳用戶：matmat
stm32f107-以太網(wǎng)通信之TCP客戶端(UCOS操作系統(tǒng)-靜態(tài)IP).rar
標簽： UCOS stm 107 TCP rar 32 IP 以太網(wǎng)通信 操作系統(tǒng)
上傳時間： 2018-04-20
上傳用戶：matmat
stm32f107-以太網(wǎng)通信之UDP服務(wù)器(UCOS操作系統(tǒng)-靜態(tài)IP).rar
標簽： UCOS stm 107 UDP rar 32 IP 以太網(wǎng)通信 服務(wù)器 操作系統(tǒng)
上傳時間： 2018-04-20
上傳用戶：matmat
stm32f107-以太網(wǎng)通信之UDP客戶端(UCOS操作系統(tǒng)-靜態(tài)IP).rar
標簽： UCOS stm 107 UDP rar 32 IP 以太網(wǎng)通信 操作系統(tǒng)
上傳時間： 2018-04-20
上傳用戶：matmat
本資源時用于開發(fā)IP、CIP協(xié)議UNIX平臺下的PLC通信的手冊
上傳時間： 2020-03-05
上傳用戶：zxczxczxc
基于IP技術(shù)在民航空管通信網(wǎng)絡(luò)建設(shè)中的應用研究基于IP技術(shù)在民航空管通信網(wǎng)絡(luò)建設(shè)中的應用研究
上傳時間： 2022-03-12
上傳用戶：
變電站自動化系統(tǒng)在我國應用發(fā)展十多年來，為保障電網(wǎng)安全經(jīng)濟運行發(fā)揮了重要作用。但目前也多少存在著二次接線復雜，自動化功能獨立、堆砌，缺少集成應用和協(xié)同操作，數(shù)據(jù)缺乏有效利用等問題。這些問題大多是由變電站整體數(shù)字化水平不高、缺乏能夠完備實現(xiàn)信息標準化和設(shè)備之間互操作的變電站通信標準造成的。 電力工業(yè)發(fā)展和市場化改革的深入對供電質(zhì)量和電網(wǎng)安全經(jīng)濟運行的要求不斷提高，作為輸配電系統(tǒng)的信息源和執(zhí)行終端，變電站數(shù)字化、信息化的要求越發(fā)迫切，數(shù)字化變電站成為變電站自動化系統(tǒng)的發(fā)展方向。電子式電流/電壓互感器、智能開關(guān)等智能化一次設(shè)備的誕生使建設(shè)數(shù)字化變電站成為可能，高速、可靠和開放的通信網(wǎng)絡(luò)以及完備的通信系統(tǒng)標準是數(shù)字化變電站實現(xiàn)的保障，特別是最新頒布的變電站通信網(wǎng)絡(luò)與系統(tǒng)的國際標準-IEC 61850為建設(shè)數(shù)字化變電站提供了全面規(guī)范。本文以IEC 61850和基于IEC 61850的數(shù)字化變電站通信網(wǎng)絡(luò)為研究對象，結(jié)合新架構(gòu)的全網(wǎng)絡(luò)化數(shù)字保護平臺與試驗系統(tǒng)研制的具體實踐，展開專門研究，主要內(nèi)容包括： ◇ IEC 61850的理論分析①揭示了IEC 61850與數(shù)字化變電站的內(nèi)在關(guān)聯(lián)。 ②總結(jié)了IEC 61850的內(nèi)涵，通過分析說明IEC 61850不再是簡單的通信協(xié)議，更多意味的是變電站自動化系統(tǒng)的功能建模方法。 ③歸納了IEC 61850的主要技術(shù)特征，包括功能分層的變電站、面向?qū)ο蟮男畔⒛Ｐ汀⒐δ芘c通信的解耦、變電站配置語言和面向?qū)ο蟮臄?shù)據(jù)自描述等。 ④從“類”的角度入手分析了IEC 61850信息模型，指出信息模型具備了類的共性和特性。以合并單元為例，對信息模型的屬性和服務(wù)進行了具體分析。 ◇ IEC 61850的應用研究①從系統(tǒng)和設(shè)備兩個層面總結(jié)了實踐IEC 61850的一般步驟。 ②分析了采樣值傳輸(SVC)和通用變電站事件(GSE)2類重要的通信服務(wù)。 ③研究了核心ACSI、GOOSE、SMV、GSE管理、GSSE，時間及時間同步等通信模型的特殊通信服務(wù)映射。 ④討論了信息模型實體的構(gòu)建方法，即如何讓設(shè)備的實際功能、運行機制和數(shù)據(jù)能夠準確和完備的實現(xiàn)設(shè)備對應信息模型的所有細節(jié)。IEC 61850沒有對實現(xiàn)標準的具體方法作出規(guī)定，這給各廠商在技術(shù)實現(xiàn)上留出了足夠的自由發(fā)揮空間。但同時我們注意到若僅在“形態(tài)”層面上實踐IEC 61850，而不顧及IEC 61850的內(nèi)涵和應用價值，則可能無法實現(xiàn)IEC 61850的預定目標或使IEC 61850的有益效果大打折扣。出于如此考慮，在提出3種可能的構(gòu)建方案的基礎(chǔ)上，經(jīng)過分析從中選擇出作者認為最優(yōu)的方案，并給出了示例。 ◇基于IEC 61850的數(shù)字化變電站通信網(wǎng)絡(luò)(CNDS)的研究①在分析以太網(wǎng)介質(zhì)訪問控制方法的基礎(chǔ)上，針對標準以太網(wǎng)存在延時不確定的問題，總結(jié)了提高以太網(wǎng)實時性能的主要措施，并從中選擇出適用于CNDS的措施。 ②分析了CNDS的特征，特別是與同樣基于以太網(wǎng)的一般局域網(wǎng)的區(qū)別，針對CNDS在網(wǎng)絡(luò)可靠性和安全性等方面的特殊要求，提出了應對措施和解決方案。 ③提出了過程子網(wǎng)和全站惟一網(wǎng)絡(luò)2種組網(wǎng)方案。通過分析各自的特點與實現(xiàn)難度，指出過程子網(wǎng)目前較易實現(xiàn)，而全站惟一網(wǎng)絡(luò)將憑借信息高度共享等優(yōu)勢成為CNDS的最終形態(tài)。闡述了VLAN、由交換機實現(xiàn)網(wǎng)絡(luò)冗余等組網(wǎng)技術(shù)在SAS中的應用方法及IED自身通信冗余的實現(xiàn)方法。 ④歸納了CNDS數(shù)據(jù)流的類型和到達時間規(guī)律：建立了簡單數(shù)據(jù)流模型為表征數(shù)據(jù)流、研究數(shù)據(jù)流業(yè)務(wù)特征和分析CNDS性能提供了有用工具；分析了TcP協(xié)議及其運行機制，提出了TcP應用于CNDS的優(yōu)化方法。 ⑤利用OPNET網(wǎng)絡(luò)仿真技術(shù)，建立了EMAC和TCP/IP仿真節(jié)點模型，對以太網(wǎng)、TCP和交換式以太網(wǎng)的基本特征等進行了仿真研究；依據(jù)CNDS實際承載的功能，建立了過程子網(wǎng)和站級網(wǎng)絡(luò)的動態(tài)仿真模型，圍繞網(wǎng)絡(luò)延時和端到端延時等網(wǎng)絡(luò)性能指標，對不同組網(wǎng)方式和應用功能下的網(wǎng)絡(luò)性能進行了考察，得出了具有普遍適用性的結(jié)論和建議，為分析解決此類問題提供了通用方法。 ◇可接入CNDS的全網(wǎng)絡(luò)化數(shù)字保護平臺與試驗系統(tǒng)的設(shè)計與實現(xiàn)①闡述了一種新架構(gòu)的、能夠無縫接入CNDS并具有多種運行方式的全網(wǎng)絡(luò)化數(shù)字保護平臺與試驗系統(tǒng)的軟硬設(shè)計和實現(xiàn)方法。提出了適用于數(shù)字保護的RTOS多任務(wù)劃分方法。 ②以饋線保護測控裝置為例，建立了平臺的IEC 61850信息模型。以此為基礎(chǔ)，在平臺內(nèi)部實現(xiàn)了利用SMV和GOOSE報文傳輸采樣值和開入/開出信息，即實現(xiàn)了遵循IEC 61850的過程層通信，為平臺接入IEC 61850系統(tǒng)和數(shù)字化變電站做好了準備。 ③進行了保護測量功能和過程層通信試驗，驗證了平臺的可用性和過程層通信的可靠性，為類似設(shè)計方法在間隔層IED上的應用提供了可信依據(jù)。
上傳時間： 2013-05-28
上傳用戶：lyy1234
隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設(shè)計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設(shè)計的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設(shè)計語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計語言，硬件設(shè)計語言開始向高級語言發(fā)展。作為一個軟件設(shè)計人員，會很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設(shè)計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結(jié)合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設(shè)計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設(shè)備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內(nèi)部構(gòu)造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設(shè)計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構(gòu)中的每個模塊的設(shè)計都進行了詳細的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
