用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2013-09-06
上傳用戶：q3290766
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計(jì)產(chǎn)生正弦信號的各功能模塊和頂層原理圖； 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號，通過D/A轉(zhuǎn)換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時(shí)鐘頻率為16KHz時(shí)，輸出正弦波分辨率達(dá)到1Hz； 在輸入時(shí)鐘頻率為4MHz時(shí)，輸出正弦波分辨率達(dá)到256Hz； 4、 通過RS232C通信，實(shí)現(xiàn)FPGA和PC機(jī)之間串行通信，從而實(shí)現(xiàn)用PC機(jī)改變頻率控制字，實(shí)現(xiàn)對輸出正弦波頻率的控制。
標(biāo)簽： FPGA PC機(jī) 串行通信 輸出
上傳時(shí)間： 2013-09-06
上傳用戶：zhuimenghuadie
CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號處理等領(lǐng)域中的應(yīng)用。\r\n 本書內(nèi)容新穎、技術(shù)先進(jìn)、由淺入深，既有關(guān)于大規(guī)模可編輯邏輯器件的系統(tǒng)論述，又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。對于從事各類
標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書
上傳時(shí)間： 2013-09-06
上傳用戶：Maple
用cpld實(shí)現(xiàn)曼徹斯特編碼\r\n用verilog HDL進(jìn)行曼徹斯特編碼，用于通信中
上傳時(shí)間： 2013-09-07
上傳用戶：786334970
\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學(xué)出版社出版
上傳時(shí)間： 2013-09-11
上傳用戶：Yukiseop
用于定量表示ADC動(dòng)態(tài)性能的常用指標(biāo)有六個(gè)，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動(dòng)態(tài) 范圍)
上傳時(shí)間： 2014-01-22
上傳用戶：魚哥哥你好
基于N溝道MOS管H橋驅(qū)動(dòng)電路設(shè)計(jì)與制作
標(biāo)簽： MOS N溝道 H橋驅(qū)動(dòng) 電路設(shè)計(jì)
上傳時(shí)間： 2014-08-01
上傳用戶：1109003457
為了將通信系統(tǒng)中數(shù)字基帶信號調(diào)制到中頻信號上，采用數(shù)字上變頻技術(shù)，通過對數(shù)字I、Q兩路基帶信號進(jìn)行FIR成形濾波、半帶插值濾波、數(shù)字混頻處理得到正交調(diào)制后的中頻信號，最后經(jīng)MATLAB仿真分析得到相應(yīng)的時(shí)域和頻域圖，來驗(yàn)證電路設(shè)計(jì)的有效性。
標(biāo)簽： 通信系統(tǒng) 數(shù)字 變頻技術(shù)
上傳時(shí)間： 2013-10-22
上傳用戶：1318695663
計(jì)數(shù)器是一種重要的時(shí)序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)的功能。基于集成計(jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法簡單、可行，運(yùn)用Multisim 10進(jìn)行電子電路設(shè)計(jì)和仿真具有省時(shí)、低成本、高效率的優(yōu)越性。
標(biāo)簽： 歸零法 N進(jìn)制計(jì)數(shù)器原
上傳時(shí)間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎(chǔ)上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進(jìn)行定量計(jì)算, 得出隧穿電壓隨雜質(zhì)摻雜濃度的變化規(guī)律。所得結(jié)論與硅、鍺p-n 結(jié)實(shí)驗(yàn)數(shù)據(jù)相吻合, 證明了所建立的理論模型在定量 研究p-n 結(jié)的隧道擊穿中的合理性與實(shí)用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時(shí)間： 2013-10-31
上傳用戶：summery
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
