<pre id="bnsqo"></pre>
VIP專區-嵌入式/單片機編程源碼精選合集系列（160）資源包含以下內容：1. i2c ipcore of altera fpga that uses ahdl lauguage..2. 嵌入式C編程與Atmel AVR 美 Richard Barnett等著 清華 周俊杰 等譯.3. 一個POWERPC的原理圖,包括ORCAD格式的原理圖等.4. 51s系列單片機入門的最佳編程器制作資料.5. 一個開源的嵌入式flash播放器的源代碼.6. 一個用LINUX GTK開發的嵌入式瀏覽器.7. 用C語言編的帶數碼管顯示的電子琴.8. 希望從事C/C++嵌入式開發的朋友.9. 步進電機的單片機控制.10. 小波變換及濾波 小波變換及濾波.11. 基于單片機實現遙控編碼器PT2262的軟件解碼.12. c_c++嵌入式系統編程.13. spi driver code one marve.14. 正弦波表生成工具.15. 多級抽取程序,適用于軟件無線電系統.16. keil和Proteus聯調所必須的一個文件.17. 用比較器實現AD轉換.18. FLASH讀寫操作.19. 51單片機的串行通信仿真例子.20. armok01100828.21. 主要介紹了使用MTV230芯片的開發.22. MinGW5 在線安裝程序.23. 這是本人調用small rtos51的函數來仿真寫的基本代碼.24. s3c2440開發板原理圖 s3c2440開發板原理圖.25. AT89c51單片機下,液晶顯示LCD1602的c語言驅動程序,原創代碼.26. 這是我的開發板的原理圖.27. 51單片機SPI讀取SCA100角度值,帶溫度補償,精度達到0.008度..28. motorala模式對CPLD的讀寫和譯碼.29. 關于nucleus系統的教程文檔.30. 單片機 嚴青新板調試程序 單片機最小系統及流水燈程序 更新時間：2006-12-29 執行結果：在單片機的P1口上的8個發光二極管按流水燈順序而跑動.31. 實現利用8051單片機透過軟體I2C驅動TSEM0108L感測器之程式庫.32. 20060531am--Windows嵌入式開發系列課程(1)：Windows CE系統定制開發入門.33. s3c2410 tesy program.34. s3c2440開發板元件庫,希望對初學者有用.35. s3c2440開發板元件庫,希望對初學者有用.36. 能夠較好地實現大多數車牌的識別.37. 計算機主板pcb文件,可以拿來學習一下..38. wince操作系統下USB設備的驅動程序源碼.39. 一本介紹嵌入式OS原理及編程的英文書籍.40. 【cacti】Weathermap使用手冊.
上傳時間： 2013-04-15
上傳用戶：eeworm
射頻識別技術是一種自20 世紀80 年代新興的自動識別技術。它是利用無線射頻方式進行非接觸雙向數據通信。相對于普遍應用的13.56MHz 射頻識別系統，本設計中的868MHz 射頻識別系統有著更多的優點：讀寫距離遠，閱讀速度快等，是目前國際上RFID產品發展的熱點。 本課題研究的內容包括研究符合ISO18000－6 標準的超高頻RFID 電子標簽的主要特點、結構、工作原理及讀寫方法, 重點在于與其相應讀卡器的設計方案, 包括讀卡器的硬件電路設計、軟件程序流程以及與上位機通信的實現。 在硬件設計中，選用ATMEL 公司的AVR 單片機ATmega8 作為主控制器，設計了主控、復位、串行通信等電路。并以RFM 公司開發的TRC101 為射頻收發芯片進行了射頻收發模塊的設計。 軟件設計采用模塊化編程和結構化編程的思想，單片機編程語言為匯編語言，與上位機串行通信采用Visual Basic 編程。經過測試，誤碼率較低，編制的防沖突程序實現了基于隨機二進制算法的防沖突功能。 本設計具有可靠性高，模塊化設計等特點，通過驗證,滿足標準要求，達到了預期的目的，并證明了本設計性能的穩定性和可靠性。
上傳時間： 2013-04-24
上傳用戶：shenlan
射頻識別技術是一種自20 世紀80 年代新興的自動識別技術。它是利用無線射頻方式進行非接觸雙向數據通信。相對于普遍應用的13.56MHz 射頻識別系統，本設計中的868MHz 射頻識別系統有著更多的優點：讀寫距離遠，閱讀速度快等，是目前國際上RFID產品發展的熱點。 本課題研究的內容包括研究符合ISO18000－6 標準的超高頻RFID 電子標簽的主要特點、結構、工作原理及讀寫方法, 重點在于與其相應讀卡器的設計方案, 包括讀卡器的硬件電路設計、軟件程序流程以及與上位機通信的實現。 在硬件設計中，選用ATMEL 公司的AVR 單片機ATmega8 作為主控制器，設計了主控、復位、串行通信等電路。并以RFM 公司開發的TRC101 為射頻收發芯片進行了射頻收發模塊的設計。 軟件設計采用模塊化編程和結構化編程的思想，單片機編程語言為匯編語言，與上位機串行通信采用Visual Basic 編程。經過測試，誤碼率較低，編制的防沖突程序實現了基于隨機二進制算法的防沖突功能。 本設計具有可靠性高，模塊化設計等特點，通過驗證,滿足標準要求，達到了預期的目的，并證明了本設計性能的穩定性和可靠性。
上傳時間： 2013-04-24
上傳用戶：lili1990
本文介紹了一種新型金融終端(POS)，其座機與手持機之間采用射頻通信方式，并在射頻通信中采用跳頻和防碰撞設計，使得座機和手持機之間的通信速率高、穩定可靠。本設計中的金融終端還具有非接觸式IC卡數據采集功能，這在設備功能上是一個巨大的創新。手持機可移動操作，方便了客戶操作，在很大程度上可以幫助商家提高服務質量，非常適用于餐廳、酒店以及娛樂場所等。 本設計中的金融終端包括手持機和座機，手持機的主要功能是采集金融信息，采集的對象可以是磁條卡，接觸式IC卡或非接觸IC卡，采集到卡的賬號和密碼等信息后以射頻的方式發送至座機，同時接收座機發送來的數據；座機收到手持機發送的金融信息后，再通過有線方式(電話網或以太網)發送給銀行主機，交易數據處理后，銀行主機將數據以有線的方式發回給座機，座機再通過無線方式發送給手持機，并打印交易憑證。文中詳細介紹了手持機和座機各功能模塊的硬件設計和功能實現方式，包括各主要芯片選型依據、所選芯片的特性、設計原理以及各相關模塊在POS中的功能。 POS的軟件設計包括硬件驅動程序(底層程序)設計和應用程序(上層應用程序)設計，底層程序跟所使用的硬件相關，是CPU控制各外圍器件實現各模塊硬件功能的程序，通常驅動程序會封裝起來，有入口參數，供上層應用調用；上層應用程序足根據產品要實現的服務功能而編寫的相關程序，上層應用程序通常需要調用底層程序。文中驅動程序主要介紹了鍵盤驅動，顯示驅動，并重點介紹了射頻通信驅動程序的設計，包括CPU如何控制射頻收發芯片、為抗干擾而采取的跳頻設計和設備問的防碰撞設計；應用程序中主要介紹了磁條卡和IC卡的處理程序。 由于本設計中的金融終端座機與手持機之間的通信速率較高，通信穩定可靠，同時還新增了非接觸卡的數據采集功能，使該設備有較大的使用范圍，從而有廣闊的市場前景。
上傳時間： 2013-06-27
上傳用戶：1234567890qqq
集成了傳感器、嵌入式計算、網絡和無線通信四大技術而形成的ZigBee技術是一種全新的信息獲取和處理技術，能夠協作實時監測、感知和采集各種環境或監測對象的信息，并對信息進行處理，傳送到需要的用戶。ZigBee技術作為一個全新的領域，對國內外的研究者提出了大量的挑戰性課題。時鐘同步是所有分布式系統的重要組成部分，也是ZigBee技術的一項重要支撐技術，大多數ZigBee技術應用比如環境監測系統，導航系統等都需要所搜集的傳感數據具有準確時間信息，否則采集的信息就是不完整的。 本論文介紹了國內外在ZigBee技術的發展與現狀，對IEEE802.15.4/ZigBee的協議棧做了分析，對現存的幾種主要的時鐘同步算法做了研究。本太陽能航標燈同步閃課題中，為了便于太陽能給航標燈供電，需要通過休眠機制來降低功耗；為了保證ZigBee網絡中各設備協同工作，時鐘同步顯得更為重要，它為本系統中的每個航標燈提供正確的時鐘信息，不但提高系統的傳輸質量和效率，而且讓航標燈的同步閃光，在航道中起到很好的助航作用。接著，給出了系統的具體實現過程，包括各硬件模塊的設計原理、電路原理圖及主要模塊的詳細實現過程。最后，指出本文的不足及需要改進的地方。其中本文重點包括以下三個方面： 1.針對網絡拓撲結構、協議體系結構以及干擾抑制技術進行深入分析，并與其它無線通信技術進行比較及對其相互干擾進行研究。 2.對ZigBee節點時鐘同步算法工作原理做了詳細的研究，總結了這些算法的優缺點，并在對比現有的幾種時鐘同步算法的基礎上對泛洪時間同步協議多跳時鐘同步算法的改進。 3.設計了太陽能航標燈同步閃光系統，給出了硬件原理圖及軟件流程，并且在制PCB板中電磁兼容問題的解決進行了詳細描述。 結果表明，該系統穩定、可靠、高效，具有很高的實用價值。
上傳時間： 2013-04-24
上傳用戶：海陸空653
函數發生器又名任意波形發生器，是一種常用的信號源，廣泛應用于通信、雷達、導航等現代電子技術領域。信號發生器的核心技術是頻率合成技術，主要方法有：直接模擬頻率合成、鎖相環頻率合成（PLL）、直接數字合成技術（DDS）。DDS是開環系統，無反饋環節，輸出響應速度快，頻率穩定度高。因此直接數字頻率合成技術是目前頻率合成的主要技術之一，其輸出信號具有相對較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續等優點。本文的主要工作是采用SOPC結合虛擬儀器技術，進行DDS智能函數發生器的研制。 本文介紹了虛擬儀器技術的基本理論，簡要闡述了儀器驅動程序、VISA等相關技術。對SOPC技術進行了深入的研究：SOPC技術是基于可編程邏輯器件的可重構片上系統，它作為SOC和CPLD/FPGA相結合的一項綜合技術，結合了兩者的優點，集成了硬核或軟核CPU、DSP、鎖相環、存儲器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設計周期短，設計成本低，非常適合本設計的應用。本文還對基于DDS原理的設計方案進行了分析，介紹了DDS的基本理論以及數學綜合，在研究DDS原理的基礎上，利用SOPC技術，在一片FPGA芯片上實現了整個函數發生器的硬件集成。 本文就函數發生器的設計制定了整體方案，對軟硬件設計原理及實現方法進行了具體的介紹，包括整個系統的硬件電路，SOPC片上系統和PC端軟件的設計。在設計中，LabVIEW波形編輯軟件和函數發生器二者采用異步串口進行通信。利用LabVIEW的強大功能，把波形的編輯，系統的設置放到計算機上完 成，具有人機界面友好、系統升級方便、節約硬件成本等諸多優勢。同時充分利用了FPGA內部大量的邏輯資源，將DDS模塊和微處理器模塊集成到一個單片FPGA上，改變了傳統的系統設計思路。通過對系統仿真和實際測試，結果表明該智能型函數發生器不僅能產生理想的輸出信號，還具有集成度高、穩定性好和擴展性強等優點。關鍵詞：智能型函數發生器，虛擬儀器，可編程片上系統，直接數字合成技術，NiosⅡ處理器。
上傳時間： 2013-07-09
上傳用戶：zw380105939
隨著電信業的迅猛發展，電信網絡總體規模不斷擴大，網絡結構日益復雜先進。作為通訊支撐系統的通訊用基礎電源系統，市場需求逐年增加，其動力之源的重要性也日益突出。龐大的電信網絡高效、安全、有序的正常運行，對通信電源系統的品質提出了越來越嚴格的要求，推動了通信電源向著高效率、高頻化、模塊化、數字化方向發展。 本文在廣泛了解通信電源的行業現狀和研究熱點的基礎上，深入研究了開關電源的基本原理及相關技術，重點分析了開關電源功率因數技術及移相全橋軟開關PWM技術的基本原理，并在這基礎上設計了一款通信機房常用的48V/25A的通信電源模塊，該電源模塊由功率因數校正和DC/DC變換兩級電路組成，采用了一些最新的技術來提高電源的性能。例如，在電路拓撲中引入軟開關技術，通過采用移相全橋軟開關PWM變換器實現開關管的零電壓開通，減小功率器件損耗，提高電源效率；采用高性能的DSP芯片對電源實現數字PWM控制，克服了一般單芯片控制器由于運行頻率有限，無法產生足夠高頻率和精度的PWM輸出及無法完成單周期控制的缺陷；引入了智能控制技術，以模糊自適應PID控制算法取代傳統的PID算法，提高了開關電源的動態性能。 整篇論文以電源設計為主線，在詳細分析電路原理的基礎上，進行系統的主電路參數設計、輔助電路設計、控制回路設計、仿真研究、軟件實現。
上傳時間： 2013-05-26
上傳用戶：l254587896
本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。 本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。 作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。 目錄 第1章 雙口網絡參數 1.1 傳統的網絡參數 1.2 散射參數 1.3 雙口網絡參數間轉換 1.4 雙口網絡的互相連接 1.5 實際的雙口電路 1.5.1 單元件網絡 1.5.2 π形和T形網絡 1.6 具有公共端口的三口網絡 1.7 傳輸線 參考文獻 第2章 非線性電路設計方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數法 2.2 時域分析 2.3 NewtOn.Raphscm算法 2.4 準線性法 2.5 諧波平衡法 參考文獻 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓撲之間的等效互換 3.3.4 非線性雙極器件模型 參考文獻 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設計 4.4.2 寬帶高功率放大器設計 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導 參考文獻 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網絡 5.3 四口網絡 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻 第6章 功率放大器設計基礎 6.1 主要特性 6.2 增益和穩定性 6.3 穩定電路技術 6.3.1 BJT潛在不穩定的頻域 6.3.2 MOSFET潛在不穩定的頻域 6.3.3 一些穩定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實際外形 參考文獻 第7章 高效率功率放大器設計 7.1 B類過激勵 7.2 F類電路設計 7.3 逆F類 7.4 具有并聯電容的E類 7.5 具有并聯電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設計 7.8 實際的高效率RF和微波功率放大器 參考文獻 第8章 寬帶功率放大器 8.1 Bode—Fan0準則 8.2 具有集中元件的匹配網絡 8.3 使用混合集中和分布元件的匹配網絡 8.4 具有傳輸線的匹配網絡 8.5 有耗匹配網絡 8.6 實際設計一瞥 參考文獻 第9章 通信系統中的功率放大器設計 9.1 Kahn包絡分離和恢復技術 9.2 包絡跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開關模式和雙途徑功率放大器 9.6 前饋線性化技術 9.7 預失真線性化技術 9.8 手持機應用的單片cMOS和HBT功率放大器 參考文獻
上傳時間： 2013-04-24
上傳用戶：W51631
擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點，在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統，該系統的實現涉及擴頻通信和有關FPGA的相關知識，以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺，目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據理論分析，設計了全數字直接序列擴頻基帶系統的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間： 2013-04-24
上傳用戶：chenjjer
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
<strike id="mbgwt"></strike>