<center id="giseu"></center>
<strike id="giseu"></strike>
嵌入式系統(tǒng)是為了專用目的內(nèi)建到產(chǎn)品內(nèi)部，實(shí)現(xiàn)控制、管理、通信等功能的計(jì)算機(jī)電路與軟件的集合體。隨著Internet的發(fā)展和后PC時(shí)代的到來，嵌入式系統(tǒng)的應(yīng)用越來越廣泛。目前嵌入式系統(tǒng)技術(shù)已經(jīng)成為了最熱門的技術(shù)之一，嵌入式產(chǎn)品已經(jīng)在IT產(chǎn)業(yè)中占有很大的比重，同時(shí)大量的嵌入式應(yīng)用也對(duì)嵌入式設(shè)備的性能和功能提出了更高的要求。 隨著國內(nèi)嵌入式應(yīng)用的發(fā)展，ARM因其高性能、低功耗、低成本而成為移動(dòng)通信、便攜設(shè)備、消費(fèi)與圖像應(yīng)用等嵌入式產(chǎn)品的首選。Linux是使用最廣泛的操作系統(tǒng)，它能運(yùn)行在包括ARM在內(nèi)的所有主要處理器架構(gòu)上。清晰的結(jié)構(gòu)與開放的源碼使Linux成為一個(gè)非常具有活力，節(jié)奏明快的操作系統(tǒng)。近年來對(duì)嵌入式Linux的研究正進(jìn)行得如火如荼，并獲得了長足的進(jìn)步?；贏RM與IJnux的嵌入式技術(shù)已經(jīng)成為當(dāng)前嵌入式領(lǐng)域研究的一個(gè)亮點(diǎn)，應(yīng)該被廣泛重視和應(yīng)用。 本設(shè)計(jì)的目的正是建立一個(gè)完整的基于ARM9核心處理器和嵌入式IJnux操作系統(tǒng)的嵌入式開發(fā)平臺(tái)，為嵌入式系統(tǒng)開發(fā)提供一個(gè)完整的軟硬件環(huán)境。 論文的背景是教研室的嵌入式圖像處理應(yīng)用項(xiàng)目。作者在項(xiàng)目中承擔(dān)嵌入式系統(tǒng)主板、LCD驅(qū)動(dòng)板、BootLoader軟件、LCD及鍵盤驅(qū)動(dòng)程序設(shè)計(jì)任務(wù)。因此本論文將研究如何構(gòu)建一個(gè)完整的、性能優(yōu)良的ARM嵌入式系統(tǒng)。論文首先介紹了嵌入式系統(tǒng)的基本概念、嵌入式系統(tǒng)的發(fā)展過程，然后進(jìn)行功能分析和總體設(shè)計(jì)，分析嵌入式系統(tǒng)設(shè)計(jì)關(guān)鍵性問題，包括系統(tǒng)框架的設(shè)計(jì)、開發(fā)流程和開發(fā)原則以及對(duì)于嵌入式處理器和操作系統(tǒng)的選擇，這對(duì)基于嵌入式平臺(tái)的嵌入式應(yīng)用系統(tǒng)設(shè)計(jì)具有普遍意義。隨后我們將重點(diǎn)論述基于ARM的嵌入式硬件平臺(tái)的設(shè)計(jì)、Linux操作系統(tǒng)內(nèi)核的定制和交叉編譯、BootLoader、Linux驅(qū)動(dòng)程序的開發(fā)過程。最后，總結(jié)了本文的主要研究工作，并結(jié)合當(dāng)今信息產(chǎn)業(yè)的先進(jìn)技術(shù)對(duì)該開發(fā)平臺(tái)做了展望。 論文提出的基于嵌入式平臺(tái)的應(yīng)用系統(tǒng)潛力非常巨大，有待進(jìn)一步的研究和探索。
標(biāo)簽： ARM 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-18
上傳用戶：cknck
近年來，隨著計(jì)算機(jī)和通信技術(shù)的飛速發(fā)展，特別是網(wǎng)絡(luò)的迅速普及和3C(計(jì)算機(jī)、通信、消費(fèi)電子)合一的加速，微型化和專業(yè)化成為發(fā)展的新趨勢(shì)，嵌入式產(chǎn)品已經(jīng)成為了信息產(chǎn)業(yè)的主流，嵌入式系統(tǒng)技術(shù)也成為目前電子產(chǎn)品設(shè)計(jì)領(lǐng)域最為熱門的技術(shù)之一，目前已經(jīng)廣泛地應(yīng)用于軍事國防、消費(fèi)電子、網(wǎng)絡(luò)通信、工業(yè)控制等各個(gè)領(lǐng)域。本文在研究視頻采集發(fā)展現(xiàn)狀和趨勢(shì)的基礎(chǔ)上，設(shè)計(jì)了一種基于32位處理器的嵌入式圖像采集和傳輸系統(tǒng)。此套硬件系統(tǒng)可應(yīng)用于LCD顯示屏、桌面視頻、多媒體、數(shù)字電視機(jī)、圖像處理、可視電話和遠(yuǎn)程戶外圖像采集等領(lǐng)域。 該圖像采集系統(tǒng)在硬件系統(tǒng)上以ARM芯片S3C44BOX為核心，利用CMOS圖像傳感器采集圖像；以FIFO幀存儲(chǔ)器暫存圖像數(shù)據(jù)，解決了ARM芯片與圖像傳感器之間速率的不同步問題；并充分利用了FPGA/CPLD高性能、低功耗、低成本的優(yōu)點(diǎn)，用CPID器件控制整個(gè)圖像采集的時(shí)序邏輯。在軟件平臺(tái)移植了嵌入式操作系統(tǒng)’uClinux,并在此基礎(chǔ)上開發(fā)了底層的驅(qū)動(dòng)程序和應(yīng)用程序。體積小巧，具備圖像采集、顯示和遠(yuǎn)程傳輸功能和良好的可擴(kuò)展性。 全文共分為五個(gè)章節(jié)，第一章主要介紹了論文的課題背景和圖像采集技術(shù)的發(fā)展現(xiàn)狀，介紹了論文的研究目標(biāo)和研究?jī)?nèi)容。第二章從硬件和軟件兩方面闡述了嵌入式圖像采集系統(tǒng)的總體設(shè)計(jì)方案，詳細(xì)介紹了硬件開發(fā)平臺(tái)嵌入式系統(tǒng)和軟件開發(fā)平臺(tái)嵌入式操作系統(tǒng)各自的定義和特點(diǎn)。第三章主要介紹基于ARM的圖像采集系統(tǒng)硬件設(shè)計(jì)方面的內(nèi)容，包括各個(gè)模塊的具體實(shí)現(xiàn)方案、系統(tǒng)硬件性能分析和硬件電路的抗干擾設(shè)計(jì)等。第四章研究了基于uClinux平臺(tái)的幾個(gè)主要模塊的軟件設(shè)計(jì)，主要包括圖像傳感芯片的初始化和采集程序的實(shí)現(xiàn)、LCD控制器的初始化和圖像顯示程序的實(shí)現(xiàn)、以太網(wǎng)控制器的初始化和圖像數(shù)據(jù)傳輸程序的實(shí)現(xiàn)。第五章是對(duì)全文的一個(gè)總結(jié)，概括了作者所做的工作，提出所存在的不足并對(duì)后續(xù)的研究工作做了進(jìn)一步的展望。
標(biāo)簽： ARM 圖像采集系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：wangxuan
隨著生活水平的提高，人們對(duì)環(huán)境的要求越來越高，如何獲取實(shí)時(shí)、可靠的環(huán)境數(shù)據(jù)已經(jīng)成為一個(gè)迫在眉睫的問題，特別是在人跡罕至的地方或者危險(xiǎn)區(qū)域，傳統(tǒng)的環(huán)境監(jiān)測(cè)手段已經(jīng)無法滿足需要。無線傳感器網(wǎng)絡(luò)具有低功耗、自組織、可靠性高等優(yōu)點(diǎn)，非常適合野外環(huán)境監(jiān)測(cè)。 本文介紹了環(huán)境監(jiān)測(cè)無線傳感器網(wǎng)絡(luò)中的網(wǎng)關(guān)設(shè)計(jì)。從低功耗和可靠性出發(fā)，網(wǎng)關(guān)的ZigBee通信模塊采用CC2430，負(fù)責(zé)組建管理無線環(huán)境監(jiān)測(cè)網(wǎng)；GPRS模塊采用TC35，實(shí)現(xiàn)了環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)與監(jiān)控系統(tǒng)的無線數(shù)據(jù)傳輸；主控制器采用嵌入式處理器LPC2210，通過與ZigBee模塊和GPRS模塊的通信，實(shí)現(xiàn)兩種網(wǎng)絡(luò)的協(xié)議轉(zhuǎn)換。在硬件設(shè)計(jì)方面，介紹了主控制器模塊的電源電路、串口電路、存儲(chǔ)器電路、人機(jī)交互電路、與ZigBee通信模塊的接口設(shè)計(jì)、與GPRS模塊接口設(shè)計(jì)；在軟件設(shè)計(jì)方面，提出了基于需時(shí)中斷的軟件設(shè)計(jì)方法，移植了μC/OS-II操作系統(tǒng)，設(shè)計(jì)了串口驅(qū)動(dòng)、ARM與ZigBee通信、ARM發(fā)送短消息、人機(jī)交互以及監(jiān)控中心軟件等；對(duì)ZigBee網(wǎng)絡(luò)中的組網(wǎng)、數(shù)據(jù)傳輸?shù)冗M(jìn)行了研究，設(shè)計(jì)了星型無線傳感器網(wǎng)絡(luò)，介紹了系統(tǒng)的測(cè)試情況。結(jié)果表明，星型ZigBee環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)能通過GPRS網(wǎng)絡(luò)實(shí)現(xiàn)對(duì)ZigBee網(wǎng)絡(luò)的監(jiān)測(cè)，整個(gè)系統(tǒng)具有實(shí)時(shí)、可靠、低功耗、監(jiān)測(cè)范圍廣等優(yōu)點(diǎn)。
標(biāo)簽： ARM 無線 環(huán)境監(jiān)測(cè) 網(wǎng)關(guān)設(shè)計(jì)
上傳時(shí)間： 2013-06-13
上傳用戶：yuzsu
以嵌入式計(jì)算機(jī)為技術(shù)核心的嵌入式系統(tǒng)是繼網(wǎng)絡(luò)之后，又一個(gè)IT領(lǐng)域新的技術(shù)發(fā)展方向。由于嵌入式系統(tǒng)具有體積小、性能強(qiáng)、功耗低、可靠性高等特點(diǎn)，目前已經(jīng)廣泛的應(yīng)用在國防、消費(fèi)電子、信息家電、網(wǎng)絡(luò)通信、工業(yè)控制等領(lǐng)域。其中具有代表意義的是32位的控制器和嵌入式操作系統(tǒng)的應(yīng)用。 本文是以弧焊機(jī)器人的焊縫跟蹤系統(tǒng)為例，研究了基于嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ和32位ARM微處理器的嵌入式系統(tǒng)的實(shí)現(xiàn)。該焊縫跟蹤應(yīng)用系統(tǒng)實(shí)例實(shí)現(xiàn)的功能是使弧焊機(jī)器人能及時(shí)檢測(cè)并自動(dòng)糾正當(dāng)前焊接點(diǎn)與焊縫之間出現(xiàn)的偏差，以提高弧焊機(jī)器人的智能化水平。 論文首先介紹了32位的ARM控制器工作原理，然后介紹了嵌入式操作系統(tǒng)的工作原理以及焊縫信號(hào)的處理原理，在此基礎(chǔ)上設(shè)計(jì)了弧焊機(jī)器人焊縫跟蹤系統(tǒng)的硬件電路，最后完成了嵌入式操作系統(tǒng)μC/OS-Ⅱ在S3C44BOX上的移植工作，并且編寫和調(diào)試了控制軟件?；旧线_(dá)到了控制要求。
標(biāo)簽： ARM COS 嵌入式 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：mpquest
糾錯(cuò)碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯(cuò)碼，在線性分組碼中，它具有最強(qiáng)的糾錯(cuò)能力，既能糾正隨機(jī)錯(cuò)誤，也能糾正突發(fā)錯(cuò)誤，在深空通信、移動(dòng)通信、磁盤陣列、光存儲(chǔ)及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 DVD是一種高容量的存儲(chǔ)媒質(zhì)。DVD技術(shù)的應(yīng)用很廣泛，在數(shù)字技術(shù)中占有重要地位。DVD系統(tǒng)中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進(jìn)行糾錯(cuò)，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發(fā)階段具有安全、方便、可隨時(shí)修改設(shè)計(jì)等不可替代的優(yōu)點(diǎn)，在電子系統(tǒng)中采用FPGA可以極大的提升硬件系統(tǒng)設(shè)計(jì)的靈活性，可靠性，同時(shí)提高硬件開發(fā)的速度和降低系統(tǒng)的成本。FPGA的固有優(yōu)點(diǎn)使其得到越來越廣泛的應(yīng)用，F(xiàn)PGA設(shè)計(jì)技術(shù)也被越來越多的設(shè)計(jì)人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實(shí)現(xiàn)方案，詳細(xì)分析了譯碼器的ME算法和改進(jìn)BM算法的實(shí)現(xiàn)，針對(duì)ME算法提出了一種流水線結(jié)構(gòu)的糾刪糾錯(cuò)RS譯碼器實(shí)現(xiàn)方案，在譯碼器復(fù)雜度和延時(shí)上作了折衷，降低了譯碼器的復(fù)雜度并提高了最高工作頻率，利用有限域乘法器的特性對(duì)編譯碼電路進(jìn)行優(yōu)化。這些技術(shù)的采用大大的提高了RS編譯碼器的效率，節(jié)省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設(shè)計(jì)并成功實(shí)現(xiàn)了RS(208，192)編譯碼器。
上傳時(shí)間： 2013-07-20
上傳用戶：xinshou123456
隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展，信號(hào)發(fā)生器作為一類重要的儀器，在通信、檢測(cè)、導(dǎo)航等領(lǐng)域有著廣泛的應(yīng)用。特別是在高壓電力系統(tǒng)的檢測(cè)領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對(duì)檢測(cè)設(shè)備的性能進(jìn)行校驗(yàn)，例如高壓電力線路的相位檢測(cè)，避雷器的性能檢測(cè)，用戶電能表的性能校驗(yàn)等。為此，本文圍繞一種新型的參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了研究和設(shè)計(jì)，課題得到了常州市科技攻關(guān)項(xiàng)目的資助。 本文首先論述了頻率合成技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，從頻域角度分析了理想?yún)?shù)和實(shí)際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎(chǔ)上，詳細(xì)分析了引起輸出雜散的三個(gè)主要因素，并對(duì)DDS的雜散抑制方法進(jìn)行了仿真研究。最后對(duì)參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了軟硬件設(shè)計(jì)。 在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發(fā)工具M(jìn)AX+PLUSⅡ并結(jié)合硬件描述語言VHDL設(shè)計(jì)了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號(hào)發(fā)生器。詳細(xì)闡述了該信號(hào)發(fā)生器的體系結(jié)構(gòu)，并進(jìn)行了軟硬件的設(shè)計(jì)和具體電路的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的性能指標(biāo)均達(dá)到了設(shè)計(jì)要求，且具有使用簡(jiǎn)單、集成度高等特點(diǎn)。
標(biāo)簽： 諧波 信號(hào)發(fā)生器
上傳時(shí)間： 2013-05-20
上傳用戶：qulele
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-04-24
上傳用戶：yx007699
對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性，逐漸成為許多應(yīng)用中首先器件，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒?。通過采用可編程邏輯器件FPGA來實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語言Veridlog，并介紹了FPGA的設(shè)計(jì)方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì)，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；隨后介紹了JPEG標(biāo)準(zhǔn)，并根據(jù)故障檢測(cè)的特點(diǎn)，設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器，設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試，然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試；最后設(shè)計(jì)了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮，再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī)，在PC機(jī)上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng)，同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無論是對(duì)弓網(wǎng)故障的圖像檢測(cè)，還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽： FPGA JPEG 壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：cuiqiang
在衛(wèi)星通信、移動(dòng)通信技術(shù)快速發(fā)展的今天，短波這一最古老和傳統(tǒng)的通信方式不僅沒有被淘汰，還在快速發(fā)展。其通信距離遠(yuǎn)、設(shè)備簡(jiǎn)單以及移動(dòng)方便等優(yōu)點(diǎn)被廣泛應(yīng)用于無線通信領(lǐng)域。 數(shù)字調(diào)制技術(shù)作為通信領(lǐng)域中極為重要的一個(gè)方面，也得到了迅速發(fā)展。全數(shù)字調(diào)制解調(diào)技術(shù)的使用使各類現(xiàn)代調(diào)制解調(diào)技術(shù)融合一體，目前國內(nèi)多速率/多制式調(diào)制解調(diào)大多基于通用．DSP實(shí)現(xiàn)，支持的速率比較低。由于運(yùn)算量大和硬件參數(shù)的限制，采用通用DSP無法勝任高速率調(diào)制解調(diào)的任務(wù)?，F(xiàn)代FPGA可以提供支持以低系統(tǒng)丌銷、低成本實(shí)現(xiàn)高速乘．累加超前進(jìn)位鏈的DSP算法。本文采用理論與實(shí)踐相結(jié)合的方式研究基于FPGA技術(shù)來實(shí)現(xiàn)短波數(shù)字信號(hào)的調(diào)制解調(diào)。通過對(duì)具體的FPGA系統(tǒng)設(shè)計(jì)與調(diào)試，將理論應(yīng)用到實(shí)際中。 本文通過具體的EPlC60240C8芯片作為處理器的FPGA實(shí)驗(yàn)板，研究了短波數(shù)字信號(hào)調(diào)制解調(diào)的設(shè)計(jì)與丌發(fā)過程。分析了現(xiàn)代通信的各種調(diào)制方式．誤碼率。得出了不同的調(diào)制方式的優(yōu)劣性。最后重點(diǎn)提出了QPSK的調(diào)制解調(diào)方法。給出了Qf'SK的調(diào)制解調(diào)框圖、QPSK的SystemView系統(tǒng)仿真、VHDL程序進(jìn)行調(diào)制解調(diào)，在OUARTUS上進(jìn)行仿真。然后設(shè)計(jì)AD/DA輸入輸出電路，對(duì)短波數(shù)字信號(hào)進(jìn)行調(diào)制解調(diào)。通過設(shè)計(jì)的AD/DA電路輸入短波數(shù)字信號(hào)進(jìn)行調(diào)制解調(diào)，然后輸出原始的模擬信號(hào)。文中還對(duì)比了其他的調(diào)制解調(diào)方式，通過對(duì)比，發(fā)現(xiàn)不同的調(diào)制解調(diào)方式對(duì)短波信號(hào)的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數(shù)字信號(hào)，得出不同的結(jié)論。展示了FPGA在這方面的優(yōu)越性。
標(biāo)簽： FPGA 短波 數(shù)字信號(hào) 調(diào)制解調(diào)
上傳時(shí)間： 2013-06-05
上傳用戶：362279997
隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外，現(xiàn)場(chǎng)可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程，為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法，為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測(cè)試平臺(tái)，對(duì)實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測(cè)試和硬件測(cè)試，驗(yàn)證了其功能的正確性。
標(biāo)簽： FPGA 圖像壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：stampede
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
