介紹無線射頻芯片nRF24L01的極好資料,為短距離無線通信提供很好的解決方案.最高傳輸速率可達到2M
標簽： nRF 24L L01 24
上傳時間： 2016-01-11
上傳用戶：rocketrevenge
可以做數學陣列的反轉, 是一個cla
標簽： cla
上傳時間： 2014-01-06
上傳用戶：waizhang
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
CDMA移動通信系統中一種速率功率聯合控制方法
標簽： CDMA 移動通信系統 功率 控制方法
上傳時間： 2014-01-25
上傳用戶：asdfasdfd
介紹了一種基于新型FPGA的高速數字下變頻的實現方法 它充分利用數字下變頻的優化算法以及FPGA領域的新技術去除由于數據速率過高而造成的各種瓶頸,極大地減少了計算量 和FPGA片內資源的消耗.
標簽： FPGA 高速數字 下變頻 實現方法
上傳時間： 2016-01-27
上傳用戶：z754970244
轉載，如何調用VC++的DLL實例重要的參考價值
標簽：
上傳時間： 2016-02-12
上傳用戶：dsgkjgkjg
可獲取cpuid 速率 硬盤序列號等硬件相關信息
標簽： cpuid 速率 硬盤 序列號
上傳時間： 2013-12-10
上傳用戶：1966640071
一篇介紹單調速率調度算法的論文，對于理解單調速率算法的概貌很有幫助。
標簽： 調速 調度算法 論文
上傳時間： 2016-02-18
上傳用戶：龍飛艇
提出了歐氏算法和IDFT相結合的RS碼流式解碼方案,并在FPGA芯片上予以實現。計算機仿真和實測表明,該方案在GF(28)的符號速率可達50MHz以上,最大延時為640ns,滿足了高速寬帶無線接入網中抗干擾編譯碼的需求。
標簽： IDFT FPGA 640 MHz
上傳時間： 2013-12-08
上傳用戶：yulg
蟲蟲下載站版權所有 京ICP備2021023401號-1
