亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

轉向器

  • 基于FPGA的調制解調器

    當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。

    標簽: FPGA 調制解調器

    上傳時間: 2013-05-28

    上傳用戶:koulian

  • 基于FPGA的多功能測試儀的開發

    測試儀廣泛應用于國民經濟和國防建設的各個領域,是科研和生產不可或缺的重要裝備之一。其工作原理是由信號發生裝置向被測對象發送激勵信號,同時由信號采集與處理裝置通過傳感器采集被測對象的響應信號,并送到上位機進行數據分析和處理。本文研究采用靈活的現場可編程邏輯陣列FPGA為核心,協調整個儀器的運轉,并采用先進的USB總線技術,將信號發生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應用現狀,根據儀器的成本、便攜性和通用性要求不斷提高的發展趨勢,提出了本課題的研究任務和關鍵技術; 第二章從硬件和軟件兩個方面討論了測試儀的總體設計方案,并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設計; 第三章討論了USB模塊相關的軟件設計,其中包含USB固件設計、驅動程序設計和客戶應用程序設計三個方面的內容,詳細論述了各部分軟件的架構和主要功能模塊的實現。 第四章討論了主控器FPGA的設計,是本文的核心部分。先從總體上介紹了FPGA的設計方案,然后從MCU模塊、信號采集模塊、信號發生模塊三部分具體描述了其實現方式。軟件設計上采用了模塊化的設計思想,使得結構清晰,可讀性強,易于進一步開發;并且靈活的使用了有限狀態機,大大提高了程序的穩定性和運行效率。 第五章介紹了DSP模塊的設計,討論了波形生成的原理及實現,并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結果,分別從單通道采樣和多通道采樣兩方面實驗,驗證了儀器的性能和設計的可行性。

    標簽: FPGA 多功能 測試儀

    上傳時間: 2013-06-25

    上傳用戶:moqi

  • 基于FPGA的出租車計費器的實現

    介紹了出租車計費器系統的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態掃描模塊等的設計方法與技巧。

    標簽: FPGA 出租車計費器

    上傳時間: 2013-04-24

    上傳用戶:zxc23456789

  • 串行10位數模轉換器TLC5615及其在單片機中的應用

    本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/

    標簽: 5615 TLC 串行 中的應用

    上傳時間: 2013-05-20

    上傳用戶:redmoons

  • 基于FPGA的回波抵消器設計與實現

    回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中,都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同,本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的,這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求,但是在實時性要求較高的場合,其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現,克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模塊算法,包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法,并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法,并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G.168的標準和建議,對設計進行了大量的主、客測試,各項測試結果均達到或優于G.168的要求。

    標簽: FPGA 回波抵消器

    上傳時間: 2013-06-23

    上傳用戶:123啊

  • 基于FPGA的卷積編碼和維特比譯碼

    在數字通信中,采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段,并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構;而概率譯碼不僅基于碼的代數結構,還利用了信道的統計特性,能充分發揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數傳系統,尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時,將交織和解交織技術應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ,包括數字系統的設計方法和設計規則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明,系統的誤碼率達到了設計要求,從而驗證了譯碼器設計的可靠性,所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:zhenyushaw

  • 1553B總線接口技術研究及FPGA實現

    本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上,結合目前新興的EDA技術和大規模可編程技術,提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發,結合自頂向下的設計思想,給出了總線接口的總體設計方案,考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后,重點介紹了基于FPGA的BC、RT、MT三種類型終端設計,最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用,對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述,在此基礎之上采用專門的綜合軟件對設計進行了綜合優化,在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作,能處理多種消息格式的傳輸,并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統,選擇TMS320LF2407作為主處理器,測試主要包括主處理器的自發自收驗證,加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。

    標簽: 1553B FPGA 總線接口 技術研究

    上傳時間: 2013-04-24

    上傳用戶:sz_hjbf

  • 51定時器計算.rar

    51單片機定時器時間計算工具,即是計算定時器溢出時間TH0,TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。

    標簽: 51定時器 計算

    上傳時間: 2013-06-13

    上傳用戶:wengtianzhu

  • 51定時器計算.rar

    51單片機定時器時間計算工具,即是計算定時器溢出時間TH0,TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。

    標簽: 51定時器 計算

    上傳時間: 2013-05-24

    上傳用戶:Aidane

  • 基于FPGA的視頻圖像畫面分割器

    視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。

    標簽: FPGA 視頻圖像 畫面分割器

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

主站蜘蛛池模板: 西和县| 安达市| 祁阳县| 麻江县| 芜湖市| 德庆县| 雷波县| 莲花县| 普格县| 盐山县| 同德县| 修武县| 郓城县| 桦甸市| 达拉特旗| 福贡县| 都江堰市| 修文县| 彭泽县| 延津县| 安丘市| 阿勒泰市| 根河市| 云阳县| 宜兰市| 巴林左旗| 乡城县| 辽源市| 四平市| 仁布县| 筠连县| 监利县| 泰兴市| 教育| 克什克腾旗| 宿州市| 晋宁县| 德化县| 巴南区| 鄂伦春自治旗| 沐川县|