RS-232-C 是PC 機(jī)常用的串行接口,由于信號(hào)電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。本產(chǎn)品(轉(zhuǎn)接器),可以實(shí)現(xiàn)任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉(zhuǎn)接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點(diǎn)？傳輸電纜長度如何考慮？答： 計(jì)算機(jī)與計(jì)算機(jī)或計(jì)算機(jī)與終端之間的數(shù)據(jù)傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠(yuǎn)程傳輸時(shí)，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時(shí)，要求通訊雙方都采用一個(gè)標(biāo)準(zhǔn)接口，使不同 的設(shè)備可以方便地連接起來進(jìn)行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業(yè)協(xié)會(huì)（EIA）聯(lián)合貝爾系統(tǒng)、 調(diào)制解調(diào)器廠家及計(jì)算機(jī)終端生產(chǎn)廠家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”該標(biāo)準(zhǔn)規(guī)定采用一個(gè)25 個(gè)腳的 DB25 連接器，對(duì)連接器的每個(gè)引腳的信號(hào)內(nèi)容加以規(guī)定，還對(duì)各種信號(hào)的電平加以規(guī)定。(1) 接口的信號(hào)內(nèi)容實(shí)際上RS-232-C 的25 條引線中有許多是很少使用的，在計(jì)算機(jī)與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號(hào)線的電壓均為負(fù)邏輯關(guān)系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識(shí)別低至+3V 的信號(hào)作為邏輯“0”，高到-3V的信號(hào) 作為邏輯“1”(3) 接口的物理結(jié)構(gòu) RS-232-C 接口連接器一般使用型號(hào)為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設(shè)備與PC 機(jī)連接的RS-232-C 接口,因?yàn)椴皇褂脤?duì)方的傳送控制信號(hào),只需三條接口線,即“發(fā)送數(shù)據(jù)”、“接收數(shù)據(jù)”和“信號(hào)地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標(biāo)準(zhǔn)規(guī)定在碼元畸變小于4%的情況下，傳輸電纜長度應(yīng)為50 英尺，其實(shí)這個(gè)4%的碼元畸變是很保守的，在實(shí)際應(yīng)用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實(shí)際使用中最大距離會(huì)遠(yuǎn)超過50 英尺，美國DEC 公司曾規(guī)定允許碼元畸變?yōu)?0%而得出附表2 的實(shí)驗(yàn)結(jié)果。其中1 號(hào)電纜為屏蔽電纜，型號(hào)為DECP.NO.9107723 內(nèi)有三對(duì)雙絞線，每對(duì)由22# AWG 組成，其外覆以屏蔽網(wǎng)。2 號(hào)電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點(diǎn)？答： 由于RS-232-C 接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)：（1） 接口的信號(hào)電平值較高，易損壞接口電路的芯片，又因?yàn)榕cTTL 電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時(shí)，波特率為20Kbps。（3） 接口使用一根信號(hào)線和一根信號(hào)返回線而構(gòu)成共地的傳輸形式， 這種共地傳輸容易產(chǎn)生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標(biāo)準(zhǔn)值為50 英尺，實(shí)際上也只能 用在50 米左右。針對(duì)RS-232-C 的不足，于是就不斷出現(xiàn)了一些新的接口標(biāo)準(zhǔn)，RS-485 就是其中之一，它具有以下特點(diǎn)：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號(hào)電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數(shù)據(jù)最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅(qū)動(dòng)器和差分接收器的組合，抗共模干能力增強(qiáng)，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標(biāo)準(zhǔn)值為4000 英尺，實(shí)際上可達(dá) 3000 米，另外RS-232-C接口在總線上只允許連接1 個(gè)收發(fā)器， 即單站能力。而RS-485 接口在總線上是允許連接多達(dá)128 個(gè)收發(fā)器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設(shè)備網(wǎng)絡(luò)。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優(yōu)點(diǎn)就使其成為首選的串行接口。 因?yàn)镽S485 接口組成的半雙工網(wǎng)絡(luò)，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時(shí)，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時(shí)，對(duì)于特定的傳輸線經(jīng)，從發(fā)生器到負(fù)載其數(shù)據(jù)信號(hào)傳輸所允許的最大電纜長度是數(shù)據(jù)信號(hào)速率的函數(shù)，這個(gè) 長度數(shù)據(jù)主要是受信號(hào)失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號(hào)速率的關(guān)系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負(fù)載電阻為100 歐 時(shí)所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當(dāng)數(shù)據(jù)信 號(hào)速率降低到90Kbit/S 以下時(shí)，假定最大允許的信號(hào)損失為6dBV 時(shí)， 則電纜長度被限制在1200M。實(shí)際上，圖中的曲線是很保守的，在實(shí) 用時(shí)是完全可以取得比它大的電纜長度。 當(dāng)使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當(dāng)數(shù)據(jù)信號(hào)速率為600Kbit/S 時(shí)，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時(shí)間： 2013-10-11
上傳用戶：時(shí)代電子小智
微處理器及微型計(jì)算機(jī)的發(fā)展概況 第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機(jī)。 第二代微處理機(jī)（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微處理機(jī) 第三代微機(jī)是以16位機(jī)為代表，基本上是在第二代微機(jī)的基礎(chǔ)上發(fā)展起來的。其中Intel公司的8088。8086是在8085的基礎(chǔ)發(fā)展起來的；M68000是Motorola公司在M6800 的基礎(chǔ)發(fā)展起來的； 第四代微處理機(jī) 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU為代表， 第五代微處理機(jī)的發(fā)展更加迅猛，1993年3月被命名為PENTIUM的微處理機(jī)面世，98年P(guān)ENTIUM 2又被推向市場(chǎng)。 INTEL CPU 發(fā)展歷史Intel第一塊CPU 4004,4位主理器,主頻108kHz,運(yùn)算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個(gè),10微米制造工藝,最大尋址內(nèi)存640 bytes,生產(chǎn)曰期1971年11月. 8085,8位主理器,主頻5M,運(yùn)算速度0.37MIPs,集成晶體管6,500個(gè),3微米制造工藝,最大尋址內(nèi)存64KB,生產(chǎn)曰期1976年 8086,16位主理器,主頻4.77/8/10MHZ,運(yùn)算速度0.75MIPs,集成晶體管29,000個(gè),3微米制造工藝,最大尋址內(nèi)存1MB,生產(chǎn)曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主頻25/33/50/66/75/100MHZ,總線頻率33/50/66MHZ,運(yùn)算速度20~60MIPs,集成晶體管1.2M個(gè),1微米制造工藝,168針PGA,最大尋址內(nèi)存4GB,緩存8/16/32/64KB,生產(chǎn)曰期1989年4月 Celeron一代, 主頻266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 總線頻率66MHz,0.25微米制造工藝,生產(chǎn)曰期1998年4月) Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G~3.0G,FSB533MHZ,0.13微米制造工藝, 二級(jí)緩存512K),Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級(jí)緩存,13條全新指令集SSE3),生產(chǎn)曰期2001年7月. 更大的緩存、更高的頻率、 超級(jí)流水線、分支預(yù)測(cè)、亂序執(zhí)行超線程技術(shù) 微型計(jì)算機(jī)組成結(jié)構(gòu)單片機(jī)簡介單片機(jī)即單片機(jī)微型計(jì)算機(jī)，是將計(jì)算機(jī)主機(jī)(CPU、 內(nèi)存和I/O接口)集成在一小塊硅片上的微型機(jī)。 三、計(jì)算機(jī)編程語言的發(fā)展概況 機(jī)器語言 機(jī)器語言就是0，1碼語言，是計(jì)算機(jī)唯一能理解并直接執(zhí)行的語言。匯編語言 用一些助記符號(hào)代替用0，1碼描述的某種機(jī)器的指令系統(tǒng)，匯編語言就是在此基礎(chǔ)上完善起來的。高級(jí)語言 BASIC，PASCAL，C語言等等。用高級(jí)語言編寫的程序稱源程序，它們必須通過編譯或解釋，連接等步驟才能被計(jì)算機(jī)處理。 面向?qū)ο笳Z言 C++，Java等編程語言是面向?qū)ο蟮恼Z言。 1.3 微型計(jì)算機(jī)中信息的表示及運(yùn)算基礎(chǔ)（一） 十進(jìn)制ND有十個(gè)數(shù)碼：0～9，逢十進(jìn)一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加權(quán)展開式以10稱為基數(shù)，各位系數(shù)為0～9，10i為權(quán)。 一般表達(dá)式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二進(jìn)制NB兩個(gè)數(shù)碼：0、1, 逢二進(jìn)一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加權(quán)展開式以2為基數(shù)，各位系數(shù)為0、1， 2i為權(quán)。 一般表達(dá)式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六進(jìn)制NH十六個(gè)數(shù)碼0～9、A～F，逢十六進(jìn)一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展開式以十六為基數(shù)，各位系數(shù)為0～9，A～F，16i為權(quán)。 一般表達(dá)式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換 （二）二進(jìn)制與十六進(jìn)制數(shù)之間的轉(zhuǎn)換 24=16 ，四位二進(jìn)制數(shù)對(duì)應(yīng)一位十六進(jìn)制數(shù)。舉例：（三）十進(jìn)制數(shù)轉(zhuǎn)換成二、十六進(jìn)制數(shù)整數(shù)、小數(shù)分別轉(zhuǎn)換 1.整數(shù)轉(zhuǎn)換法“除基取余”：十進(jìn)制整數(shù)不斷除以轉(zhuǎn)換進(jìn)制基數(shù)，直至商為0。每除一次取一個(gè)余數(shù)，從低位排向高位。舉例： 2. 小數(shù)轉(zhuǎn)換法“乘基取整”：用轉(zhuǎn)換進(jìn)制的基數(shù)乘以小數(shù)部分，直至小數(shù)為0或達(dá)到轉(zhuǎn)換精度要求的位數(shù)。每乘一次取一次整數(shù)，從最高位排到最低位。舉例： 三、帶符號(hào)數(shù)的表示方法 機(jī)器數(shù)：機(jī)器中數(shù)的表示形式。真值： 機(jī)器數(shù)所代表的實(shí)際數(shù)值。舉例:一個(gè)8位機(jī)器數(shù)與它的真值對(duì)應(yīng)關(guān)系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 機(jī)器數(shù)：[X1]機(jī)= 01010100 [X2]機(jī)= 11010100(二)原碼、反碼、補(bǔ)碼最高位為符號(hào)位，0表示 “+”，1表示“－”。 數(shù)值位與真值數(shù)值位相同。 例 8位原碼機(jī)器數(shù)： 真值： x1 = +1010100B x2 =－ 1010100B 機(jī)器數(shù)： [x1]原 = 01010100 [x2]原 = 11010100原碼表示簡單直觀,但0的表示不唯一，加減運(yùn)算復(fù)雜。 正數(shù)的反碼與原碼表示相同。 負(fù)數(shù)反碼符號(hào)位為 1，數(shù)值位為原碼數(shù)值各位取反。 例 8位反碼機(jī)器數(shù)： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、補(bǔ)碼（Two’s Complement）正數(shù)的補(bǔ)碼表示與原碼相同。 負(fù)數(shù)補(bǔ)碼等于2n－abs（x）8位機(jī)器數(shù)表示的真值四、 二進(jìn)制編碼例：求十進(jìn)制數(shù)876的BCD碼 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符編碼 美國標(biāo)準(zhǔn)信息交換碼ASCII碼，用于計(jì)算 機(jī)與計(jì)算機(jī)、計(jì)算機(jī)與外設(shè)之間傳遞信息。 3、漢字編碼 “國家標(biāo)準(zhǔn)信息交換用漢字編碼”（GB2312-80標(biāo)準(zhǔn)），簡稱國標(biāo)碼。 用兩個(gè)七位二進(jìn)制數(shù)編碼表示一個(gè)漢字 例如“巧”字的代碼是39H、41H漢字內(nèi)碼例如“巧”字的代碼是0B9H、0C1H1·4 運(yùn)算基礎(chǔ) 一、二進(jìn)制數(shù)的運(yùn)算加法規(guī)則：“逢2進(jìn)1” 減法規(guī)則：“借1當(dāng)2” 乘法規(guī)則：“逢0出0，全1出1”二、二—十進(jìn)制數(shù)的加、減運(yùn)算 BCD數(shù)的運(yùn)算規(guī)則 循十進(jìn)制數(shù)的運(yùn)算規(guī)則“逢10進(jìn)1”。但計(jì)算機(jī)在進(jìn)行這種運(yùn)算時(shí)會(huì)出現(xiàn)潛在的錯(cuò)誤。為了解決BCD數(shù)的運(yùn)算問題，采取調(diào)整運(yùn)算結(jié)果的措施：即“加六修正”和“減六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……調(diào)整 1 0 1 0 1 0 1 1 1 進(jìn)位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……調(diào)整 0 0 0 1 1 0 0 1 三、 帶符號(hào)二進(jìn)制數(shù)的運(yùn)算 1.5 幾個(gè)重要的數(shù)字邏輯電路編碼器譯碼器計(jì)數(shù)器微機(jī)自動(dòng)工作的條件程序指令順序存放自動(dòng)跟蹤指令執(zhí)行1.6 微機(jī)基本結(jié)構(gòu)微機(jī)結(jié)構(gòu)各部分組成連接方式1、以CPU為中心的雙總線結(jié)構(gòu)；2、以內(nèi)存為中心的雙總線結(jié)構(gòu)；3、單總線結(jié)構(gòu)CPU結(jié)構(gòu)管腳特點(diǎn) 1、多功能；2、分時(shí)復(fù)用內(nèi)部結(jié)構(gòu) 1、控制; 2、運(yùn)算; 3、寄存器; 4、地址程序計(jì)數(shù)器堆棧定義 1、定義；2、管理；3、堆棧形式
上傳時(shí)間： 2013-10-17
上傳用戶：erkuizhang
摘要: 本文介紹了L ED 顯示屏常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)方式及其存在的缺陷, 提出了簡單的L ED 顯示屏恒流驅(qū)動(dòng)方式及電路的實(shí)現(xiàn)。關(guān)鍵詞:L ED 顯示屏 動(dòng)態(tài)掃描 驅(qū)動(dòng)電路中圖分類號(hào): TN 873+ . 93 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 1005- 9490(2001) 03- 0252- 051 引 言 L ED 顯示屏是80 年代后期在全球迅速發(fā)展起來的新型信息顯示媒體, 它利用發(fā)光二極管構(gòu)成的點(diǎn)陣模塊或像素單元, 組成大面積顯示屏幕, 以其可靠性高、使用壽命、環(huán)境適應(yīng)能力強(qiáng)、性能價(jià)格比高、使用成本低等特點(diǎn), 在信息顯示領(lǐng)域已經(jīng)得到了非常廣泛的應(yīng)用[ 1 ]。L ED 顯示屏主要包括發(fā)光二極管構(gòu)成的陣列、驅(qū)動(dòng)電路、控制系統(tǒng)及傳輸接口和相應(yīng)的應(yīng)用軟件等, 其中驅(qū)動(dòng)電路設(shè)計(jì)的好壞, 對(duì)L ED 顯示屏的顯示效果、制作成本及系統(tǒng)的運(yùn)行性能起著很重要的作用。所以, 設(shè)計(jì)一種既能滿足控制驅(qū)動(dòng)的要求, 同時(shí)使用器件少、成本低的控制驅(qū)動(dòng)電路是很有必要的。本文就常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)作些分析并提出恒流驅(qū)動(dòng)電路的設(shè)計(jì)方式。2 L ED 顯示屏常規(guī)驅(qū)動(dòng)電路的設(shè)計(jì) L ED 顯示屏驅(qū)動(dòng)電路的設(shè)計(jì), 與所用控制系統(tǒng)相配合, 通常分為動(dòng)態(tài)掃描型驅(qū)動(dòng)及靜態(tài)鎖存型驅(qū)動(dòng)二大類。以下就動(dòng)態(tài)掃描型驅(qū)動(dòng)電路的設(shè)計(jì)為例為進(jìn)行分析:動(dòng)態(tài)掃描型驅(qū)動(dòng)方式是指顯示屏上的4 行、8 行、16 行等n 行發(fā)光二極管共用一組列驅(qū)動(dòng)寄存器, 通過行驅(qū)動(dòng)管的分時(shí)工作, 使得每行L ED 的點(diǎn)亮?xí)r間占總時(shí)間的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的視覺暫留效應(yīng), 人們就可以看到一幅完整的文字或畫面[ 2 ]。常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)一般是用串入并出的通用集成電路芯片如74HC595 或MC14094 等作為列數(shù)據(jù)鎖存, 以8050 等小功率N PN 三極管為列驅(qū)動(dòng), 而以達(dá)林頓三極管如T IP127 等作為行掃描管, 其電路如圖1 所示。
標(biāo)簽： LED 顯示屏 恒流驅(qū)動(dòng) 電路設(shè)計(jì)
上傳時(shí)間： 2014-02-19
上傳用戶：lingzhichao
單片機(jī)ISP接口電路 ISP下載電路
上傳時(shí)間： 2013-11-04
上傳用戶：robter
10pin jtag接口定義 表1 Rainbow Blaster 的10PIN 母頭接口定義引AS 模式 PS 模式 JTAG 模式腳 信號(hào)名 描述 信號(hào)名 描述 信號(hào)名 描述1 DCLK 時(shí)鐘信號(hào) DCLK 時(shí)鐘信號(hào) TCK 時(shí)鐘信號(hào)2 GND 信號(hào)地 GND 信號(hào)地 GND 信號(hào)地3 CONF_DONE 配置完畢 CONF_DONE 配置完畢 TDO 數(shù)據(jù)來自于器件4 VCC(TRGT) 目標(biāo)電源 VCC(TRGT) 目標(biāo)電源 VCC(TRGT) 目標(biāo)電源5 nCONFIG 配置控制 nCONFIG 配置控制 TMS JTAG 狀態(tài)機(jī)控制6 nCE Cyclone 芯片使能/ /7 DATAOUT AS 數(shù)據(jù)輸出 nSTATUS 配置狀態(tài) /8 nCS 串行配置器件芯片使能/ /9 ASDI AS 數(shù)據(jù)輸入 DATA0 數(shù)據(jù)到器件 TDI 數(shù)據(jù)到器件10 GND 信號(hào)地 GND 信號(hào)地 GND 信號(hào)地
上傳時(shí)間： 2014-04-02
上傳用戶：lina2343
什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組)是一種國際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試。現(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG最初是用來對(duì)芯片進(jìn)行測(cè)試的，基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port�測(cè)試訪問口）通過專用的JTAG測(cè)試工具對(duì)進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。現(xiàn)在，JTAG接口還常用于實(shí)現(xiàn)ISP（In-System rogrammable�在線編程），對(duì)FLASH等器件進(jìn)行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對(duì)PSD芯片內(nèi)部的所有部件進(jìn)行編程 JTAG的一些說明 通常所說的JTAG大致分兩類，一類用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問題；一類用于Debug；一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。 一個(gè)含有JTAG Debug接口模塊的CPU，只要時(shí)鐘正常，就可以通過JTAG接口訪問CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。 上面說的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實(shí)現(xiàn)的功能則由具體的軟件決定。 例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設(shè)置RAM的基地址，總線寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運(yùn)行Firmware時(shí)，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至?xí)r錯(cuò)誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過Let 命令設(shè)置，在AXD中可以在Console窗口通過Set命令設(shè)置。
上傳時(shí)間： 2013-10-23
上傳用戶：aeiouetla
輸入輸出總線接口技術(shù)
上傳時(shí)間： 2013-10-21
上傳用戶：lhuqi
單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場(chǎng)耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場(chǎng)耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號(hào)耦合與傳輸機(jī)理 2.1 數(shù)字信號(hào)與電磁干擾18 2.1.1 數(shù)字信號(hào)的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號(hào)的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號(hào)傳輸過程中的畸變45 2.4.1 信號(hào)傳輸?shù)娜肷浠?5 2.4.2 信號(hào)傳輸?shù)姆瓷浠?6 2.5 信號(hào)傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號(hào)的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號(hào)68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號(hào)81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對(duì)可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場(chǎng)屏蔽88 4.1.2 磁場(chǎng)屏蔽89 4.1.3 電磁場(chǎng)屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號(hào)線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號(hào)線的選擇與敷設(shè)174 4.8.1 信號(hào)線型式的選擇174 4.8.2 信號(hào)線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號(hào)線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號(hào)噪聲常用硬件措施177 4.10.1 數(shù)字信號(hào)負(fù)傳輸方式178 4.10.2 提高數(shù)字信號(hào)的電壓等級(jí)178 4.10.3 數(shù)字輸入信號(hào)的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動(dòng)干擾的抑制方法181 4.10.6 提高器件的驅(qū)動(dòng)能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動(dòng)器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲(chǔ)器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時(shí)鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時(shí)復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲(chǔ)器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時(shí)器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測(cè)量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號(hào)放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測(cè)量放大器組成原理260 6.2.3 單片集成測(cè)量放大器AD521263 6.2.4 單片集成測(cè)量放大器AD522265 6.2.5 單片集成測(cè)量放大器AD526266 6.2.6 單片集成測(cè)量放大器AD620270 6.2.7 單片集成測(cè)量放大器AD623274 6.2.8 單片集成測(cè)量放大器AD624276 6.2.9 單片集成測(cè)量放大器AD625278 6.2.10 單片集成測(cè)量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵(lì)功能的模塊2B30/2B31305 6.6 模擬信號(hào)隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動(dòng)補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測(cè)量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號(hào)串模干擾的抑制352 6.9.3 輸入信號(hào)共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動(dòng)元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動(dòng)器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動(dòng)接口438 8.2.2 繼電器—接觸器輸出驅(qū)動(dòng)電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動(dòng)電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變?cè)肼暤囊种品椒?42 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變?cè)肼?47 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對(duì)話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動(dòng)方式459 9.3.1 采用限流電阻的驅(qū)動(dòng)方式459 9.3.2 采用LM317的驅(qū)動(dòng)方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動(dòng)方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動(dòng)器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動(dòng)器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動(dòng)態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號(hào)508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識(shí)519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號(hào)在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號(hào)線的布線原則592 11.4.1 信號(hào)傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動(dòng)布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時(shí)鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測(cè)控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動(dòng)恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯(cuò)616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：xdqm
DSP芯片與觸摸屏的接口控制
上傳時(shí)間： 2013-11-18
上傳用戶：Maple
介紹了16bit立體聲數(shù)字音頻信號(hào)編解碼器CS4218與DSP56F826芯片組成的音頻信號(hào)數(shù)字處理接口，給出了相應(yīng)的應(yīng)用電路接口設(shè)計(jì)和部分軟件框圖。
上傳時(shí)間： 2013-11-16
上傳用戶：hopy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
