FPGA實現(xiàn)多進制FSK的調(diào)制解調(diào)
標簽： FPGA FSK 進制 調(diào)制解調(diào)
上傳時間： 2014-08-20
上傳用戶：丶灬夏天
為了能實時監(jiān)控無人機的狀態(tài)和提高無人機的安全可靠性，本設(shè)計利用FPGA高速率、豐富的片上資源和靈活的設(shè)計接口，設(shè)計了一套無人機多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無人機不同位置的攝像機所采集的視頻信息，傳送給地面站控制設(shè)備，并在同一臺顯示器上實現(xiàn)同步顯示的功能。仿真結(jié)果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實時性、和高清度，確保無人機完成偵查任務(wù)。
標簽： FPGA 無人機 多路 視頻監(jiān)控
上傳時間： 2013-10-22
上傳用戶：cxl274287265
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。
上傳時間： 2014-12-05
上傳用戶：jiangfire
伺服舵機作為基本的輸出執(zhí)行機構(gòu)廣泛應(yīng)用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產(chǎn)生舵機的控制信號舊。應(yīng) 用模擬電路產(chǎn)生PWM信號，應(yīng)用的元器件較多， 會增加電路的復(fù)雜程度；若用單片機產(chǎn)生PWM信 號，當信號路數(shù)較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導(dǎo)致舵機發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
七天玩轉(zhuǎn)Altera：學習FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗證篇三個部分。
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進行實時處理的要求,并且所設(shè)計的系統(tǒng)具有功耗低、成本低等優(yōu)點。
標簽： 多級 小波逆變換 實時系統(tǒng) 方案
上傳時間： 2014-12-28
上傳用戶：Zero_Zero
根據(jù)在線心電信號自動分析系統(tǒng)的實時性要求，提出了一種基于現(xiàn)場可編程門陣列的QRS波檢測解決方案和硬件結(jié)構(gòu)。該方案采用離散小波變換（DWT）算法結(jié)合閾值檢測算法進行特征點提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點，邏輯簡單，適合硬件實現(xiàn)。
標簽： FPGA QRS 檢測系統(tǒng)設(shè)計
上傳時間： 2014-12-28
上傳用戶：13788529953
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
帶解碼四路無線遙控接收模塊
上傳時間： 2013-11-13
上傳用戶：小眼睛LSL
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
