斯坦福Energy211/CME211課《c++編程——地球科學科學家和工程師》的課件，源代碼和作業。這門課將教授你C++，軟件工程和更多的知識。教材是《C++ Primer》第四版。進度按照《C++ Primer》書里的編排。除了總結書里的內容，課堂上還有很多針對科學計算的例子和源碼。本課一共30講。此壓縮包包括第1講到第10講的課件，源代碼和作業。 第十一講：指針（繼續）和容器 第十二講：遞歸和調試器 第十三講：類 第十四講：類（繼續） 第十五講：重載 第十六講：討論項目一 第十七講：類（繼續） 第十八講：泛型編程 第十九講：無 第二十講：異常處理
上傳時間： 2017-08-31
上傳用戶：3到15
將VHDL源文件中提取常量轉換成C/C++的頭文件。用于VHDL的固件和主機程序間的同步，如：寄存器地址，緩沖區長度，版本號等。
上傳時間： 2017-09-03
上傳用戶：xcy122677
Turbo碼編碼器的兩個分量編碼器RSC，主要由四個移位寄存器和兩個模2加法器組成
上傳時間： 2014-01-21
上傳用戶：qb1993225
電感器設計工具集相關專輯 27種 46.0M德國VAC 超微晶材料磁芯用于共模濾波電感的幾大優異性.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
FET430UIF V3固件降級程序用來把430仿真器從V3降級到V2
上傳時間： 2015-06-08
上傳用戶：深沉1234
模電 波形轉換 設計制作一個正弦波方波三角波函數轉換器
上傳時間： 2016-06-12
上傳用戶：種花花1
東北大學模擬電子技術課件，系統講述了模擬電子技術知識適合初學者學習
上傳時間： 2016-06-26
上傳用戶：ABC669423
具有執行器故障的馬爾可夫跳躍非線性系統的自適應滑模控制
標簽： 滑模控制
上傳時間： 2019-07-24
上傳用戶：sjjy0220
本軟件功能是把“USB型MSP430仿真器”的固件由V3版本(CDC)降級為V2版本(VCP)，從而可以應用于低版本的IAR for MSP430軟件(IAR for MSP430 V5.3及以下版本）；
上傳時間： 2020-05-26
上傳用戶：weihnj
lm75A溫度數字轉換器 FPGA讀寫實驗Verilog邏輯源碼Quartus工程文件+文檔資料,FPGA為CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做為你的學習設計參考。LM75A 是一個使用了內置帶隙溫度傳感器和模數轉換技術的溫度數字轉換器。它也是一個溫度檢測器，可提供一個過熱檢測輸出。LM75A 包含許多數據寄存器：配置寄存器用來存儲器件的某些配置，如器件的工作模式、OS 工作模式、OS 極性和OS 故障隊列等（在功能描述一節中有詳細描述）；溫度寄存器（Temp），用來存儲讀取的數字溫度；設定點寄存器（Tos & Thyst），用來存儲可編程的過熱關斷和滯后限制，器件通過2 線的串行I2C 總線接口與控制器通信。LM75A 還包含一個開漏輸出（OS），當溫度超過編程限制的值時該輸出有效。LM75A 有3 個可選的邏輯地址管腳，使得同一總線上可同時連接8個器件而不發生地址沖突。LM75A 可配置成不同的工作條件。它可設置成在正常工作模式下周期性地對環境溫度進行監控或進入關斷模式來將器件功耗降至最低。OS 輸出有2 種可選的工作模式：OS 比較器模式和OS 中斷模式。OS 輸出可選擇高電平或低電平有效。故障隊列和設定點限制可編程，為了激活OS 輸出，故障隊列定義了許多連續的故障。溫度寄存器通常存放著一個11 位的二進制數的補碼，用來實現0.125℃的精度。這個高精度在需要精確地測量溫度偏移或超出限制范圍的應用中非常有用。正常工作模式下，當器件上電時，OS 工作在比較器模式，溫度閾值為80℃，滯后75℃，這時，LM75A就可用作一個具有以上預定義溫度設定點的獨立的溫度控制器。module LM75_SEG_LED ( //input input sys_clk ,input sys_rst_n ,inout sda_port ,//output output wire seg_c1 ,output wire seg_c2 ,output wire seg_c3 ,output wire seg_c4 ,output reg seg_a ,output reg seg_b ,output reg seg_c ,output reg seg_e ,output reg seg_d ,output reg seg_f ,output reg seg_g ,output reg seg_h , output reg clk_sclk );//parameter define parameter WIDTH = 8;parameter SIZE = 8;//reg define reg [WIDTH-1:0] counter ;reg [9:0] counter_div ;reg clk_50k ;reg clk_200k ;reg sda ;reg enable ;
上傳時間： 2021-10-27
上傳用戶：
