萬用表檢修彩色電視機開關電源，可以輕松學會維修電視機
上傳時間： 2013-08-02
上傳用戶：vendy
電極壓力是電阻點焊的主要參數之一，電極壓力的恒定性、可調性對于保證焊點的質量是非常重要的，但是，目前生產中普遍使用的氣動焊槍，不具備調節電極壓力的功能。本文的目的就是研制一種新型的伺服驅動的懸掛式點焊槍，該焊槍能夠在焊接的過程中對電極壓力進行實時的調節，從而實現復雜的焊接循環，提高焊接質量。 焊槍采用伺服電機作為動力裝置，以滾珠絲杠為主要傳動機構，結構簡單緊湊，運動平穩靈活。壓力控制系統采用32位的ARM微處理器作為核心，與采用傳統的單片機相比，系統的工作頻率大幅提高，硬件功能更加強大，更適合電極壓力的實時控制。此外，在系統中移植了uC/OS-Ⅱ實時操作系統，并在此基礎上構建了一個分層次的、多任務的、消息機制的軟件系統，充分發揮了ARM的性能，提高了系統的穩定性和實時性。 利用伺服焊槍進行了焊接試驗，在焊接過程中，伺服電機工作在力矩模式下，采用開環的控制方式，利用電壓信號控制電極的壓力和速度，通過驅動器的反饋信號檢測電極的壓力和位置，使用I/O口控制焊接電源。 實驗結果證明，本課題研制的伺服焊槍的機械裝置的精度和響應速度均能夠滿足焊接的需要，而且可以實現快速漸進，低速爬行，電極輕接觸，快速預壓等功能，有助于延長電極壽命和提高焊接效率。而且，使用伺服焊槍進行了低碳鋼焊接試驗，采用馬鞍形的加壓方式，與恒定壓力條件相比，焊接中飛濺大幅減少，焊點強度和塑性增加，焊接質量有明顯提高。
上傳時間： 2013-04-24
上傳用戶：yan2267246
本文首先分析了國內外微型飛行器（MAV）研究現狀、發展趨勢和存在的困難，接著闡述了MAV的系統結構，針對已有的MAV平臺，設計了MAV自主飛行控制系統的總體方案，選擇ARM作為中央處理器，從電源模塊設計、存儲器模塊設計、與各傳感器的接口設計等入手，實現了系統的硬件設計，并分析了硬件設計所采取的抗干擾措施。 在系統軟件設計方面，本文選用嵌入式Linux操作系統作為軟件開發環境，分析了操作系統的組成和啟動流程。在此基礎上，針對本文所設計的硬件系統，編制了專用的引導程序，重新編譯了內核，完成了ARMLinux在硬件平臺上的移植。接著詳細分析了字符設備，編寫了各個模塊的驅動程序，并描述了應用程序的開發模式。 最后本文討論了MAV系統中MPEG4視頻數據壓縮的關鍵技術，分析了ARM的硬件編解碼器的結構和實現過程，重點研究了遙測數據和壓縮圖像的復合方案，將遙測數據嵌入到壓縮圖像中進行傳輸。這種方法可以節省信道，降低系統功耗和保護遙測數據的安全。 本文所研制的自主飛行控制系統具有體積小、重量輕、集成度高、抗干擾能力強等特點，能實時傳輸視頻圖像，各項指標都滿足項目技術要求。
上傳時間： 2013-05-31
上傳用戶：mikesering
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術具備多種優點，將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統，該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用，并闡述了課題的背景、研究目標和相關技術要求；文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明，重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范，和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下，多層次系統設計的方法，用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO，節約了FPGA的內部資源和提高了數據傳輸速度；在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數據格式固定，使用不夠靈活方便，價格昂貴的缺點。
上傳時間： 2013-08-06
上傳用戶：gzming
隨著我國電力工業的迅猛發展，電網上非線性負載的日益增多，導致線路電壓、電流經常出現非正弦狀態，從而造成電網諧波“污染”。電網諧波惡化了電能質量指標，降低了電網的可靠性，增加了電網的損失。所以，電器設備在出廠前需要對其進行檢測，看其是否會影響電網的電能質量。那么可靠的電力參數測量設備的研制就變得非常重要。通過充分調研并翻閱大量資料，針對課題要求，提出了以ARM作為處理器，結合外圍電路，借由μC/OS-Ⅱ操作系統對硬件進行控制，來完成電參數采集及其處理的思路。 本論文完成了裝置的硬件電路設計和軟件開發。硬件方面采用Philips公司的LPC2132作為處理器，結合外圍電路，建立起基本的采樣、通信和人機接口硬件平臺。軟件方面，首先分析了電參數測量的算法，并進行了必要的仿真。在完成μC/OS-Ⅱ在LPC2132上移植的基礎上，進行多任務設計，完成數據采集、電量參數計算、USB串口通信和人機接口等功能。
上傳時間： 2013-06-08
上傳用戶：jiachuan666
本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單，擴展方便，抗干擾能力強，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關量；能夠采集6路溫度信號：可以應用于開關量的邏輯控制；能實現簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業控制的要求。
上傳時間： 2013-04-24
上傳用戶：LSPSL
汽車儀表是駕駛員獲取汽車狀態信息的關鍵設備，對汽車的安全行駛起著重要的作用。近年來，隨著計算機、微電子和各種現場總線通信技術的廣泛應用，汽車電子技術得到了迅猛的發展，汽車儀表盤上顯示的信息不斷增加，傳統的機械式、電氣式組合儀表越來越無法滿足使用的需求。特別是隨著汽車GPS導航、自動駕駛等新技術的日趨成熟，汽車儀表成為集顯示、控制、通訊、娛樂為一體的汽車綜合信息顯示中心已經指日可待。 本文提出并設計了一種以ARM器件為CPU，以嵌入式Linux為操作系統的車載儀表盤系統。該儀表盤以嵌入式微處理器為核心，對汽車的各種信息狀態，如電池電壓、車速等參數進行采集、處理、顯示和報警提示，駕駛員根據報警提示的結果進行相應的處理，以使汽車安全正常行駛。儀表盤本身作為汽車CAN總線的一個節點，支持CAN通信，可以接收來自其它CAN節點的信息并顯示，也可以發送控制信息至其它CAN節點。該儀表盤在外型上不同于傳統的汽車儀表，其顯示端使用一個LCD顯示屏代替原有的顯示設備，汽車運行的所有狀態信息都在該屏上顯示，但為延續傳統的操作習慣，將原來的車速、發動機轉速等用指針顯示的信息在顯示屏上以模擬表的形式顯示。并對越限工況和各種違規操作，在顯示屏上以圖形指示燈的形式閃爍顯示并同時以真人語音進行提醒。 本文在簡要介紹了汽車儀表發展趨勢的基礎上，重點論述了嵌入式系統的開發流程和模式，包括開發平臺的搭建、驅動程序的開發、圖形顯示界面的開發和應用程序的設計。在嵌入式系統設計中，硬件、軟件的可裁剪是其最大的特點，因此，增加功能模塊(比如本系統中用到的CAN通信模塊、音頻輸出模塊等)是嵌入式系統設計中的一個重點和難點，所以本文重點之一是放在驅動模塊的設計上。同時，作為信息顯示中心，信息顯示要求及時、準確、有美感，因此，圖形界面的開發也是重點之一。 本課題所設計的汽車儀表，作為綜合信息顯示中心的一個雛形，可以方便地擴展GPS導航系統、汽車后視攝像系統、網絡系統等模塊，相信進一步的研究和開發，汽車綜合信息顯示中心將成為未來汽車上重要的一部分。
上傳時間： 2013-06-13
上傳用戶：情義強哥
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設計方法，開發了一款基于PCI總線的高速數據采集卡。本數據采集系統中，采用PLX公司生產的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數據采集的前端和PCI總線的數據緩沖。用ALTERA公司生產的Cyclone系列FPGA實現PCI接口芯片PLX9080的時序邏輯、對數據采集通道的前端控制以及對SDRAM的讀寫控制?！ ≡诒菊撐膶⒅攸c放在了用硬件描述語言Verilog進行FPGA硬件邏輯編程上。本論文按照自頂向下的設計方法，詳細論述了PCI接口轉化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設計?！ ?/p>
上傳時間： 2013-04-24
上傳用戶：yhm_all
