亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

車(chē)輛檢測(cè)通

  • 高通系列處理器深度分析

    高通系列處理器深度分析

    標(biāo)簽: 高通 列處理器

    上傳時(shí)間: 2013-10-17

    上傳用戶(hù):copu

  • 高通Adreno圖形處理器全解析

        高通(Qualcomm)不只是一家在移動(dòng)SoC芯片和3G通信技術(shù)上造詣?lì)H深的公司,而且是一家擁有移動(dòng)GPU自主設(shè)計(jì)能力和生產(chǎn)能力的公司。移動(dòng)GPU是SoC芯片的一部分,與ARM架構(gòu)的通用處理器(CPU)一起構(gòu)成SoC芯片體現(xiàn)應(yīng)用性能的兩個(gè)重要部分。

    標(biāo)簽: Adreno 高通 圖形處理器

    上傳時(shí)間: 2013-11-17

    上傳用戶(hù):三人用菜

  • 高通智能手機(jī)芯片列表

    高通智能手機(jī)芯片列表,向大家列舉了高通的眾多芯片

    標(biāo)簽: 高通 智能手機(jī)芯片

    上傳時(shí)間: 2013-10-12

    上傳用戶(hù):zhliu007

  • 從單核到四核_高通驍龍各代處理器解析

    高通驍龍各代處理器解析

    標(biāo)簽: 四核 高通驍龍 處理器

    上傳時(shí)間: 2013-11-16

    上傳用戶(hù):zaizaibang

  • Cadence_PCB_在線培訓(xùn)邀請(qǐng)函-科通集團(tuán)2013_2-3-4月 份

    2010 年,科通成為Cadence 公司在中國(guó)規(guī)模最大的增值代理商,科通也是Cadence 公司唯一代理區(qū)域覆蓋全國(guó),唯一代理產(chǎn)品范圍覆蓋Cadence PCB 全線(Allegro 和Orcad)的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號(hào)完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為Cadence 的一員,全新的Cadence 芯片封裝/PCB 板協(xié)同設(shè)計(jì)及仿真解決方案,讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接,以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時(shí)通過(guò)網(wǎng)表管理、自動(dòng)優(yōu)化路徑以及信號(hào)和電源完整性分析,可以對(duì)產(chǎn)品的成本與性能進(jìn)行優(yōu)化。  

    標(biāo)簽: Cadence_PCB 2013

    上傳時(shí)間: 2013-10-22

    上傳用戶(hù):haoxiyizhong

  • 21天學(xué)通C++ 中文第四版 康博創(chuàng)作室 翻譯

    21天學(xué)通C++ 中文第四版 康博創(chuàng)作室 翻譯

    標(biāo)簽: 翻譯

    上傳時(shí)間: 2013-11-10

    上傳用戶(hù):wxhwjf

  • Cadence_PCB_在線培訓(xùn)邀請(qǐng)函-科通集團(tuán)2013_2-3-4月 份

    2010 年,科通成為Cadence 公司在中國(guó)規(guī)模最大的增值代理商,科通也是Cadence 公司唯一代理區(qū)域覆蓋全國(guó),唯一代理產(chǎn)品范圍覆蓋Cadence PCB 全線(Allegro 和Orcad)的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號(hào)完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為Cadence 的一員,全新的Cadence 芯片封裝/PCB 板協(xié)同設(shè)計(jì)及仿真解決方案,讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接,以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時(shí)通過(guò)網(wǎng)表管理、自動(dòng)優(yōu)化路徑以及信號(hào)和電源完整性分析,可以對(duì)產(chǎn)品的成本與性能進(jìn)行優(yōu)化。  

    標(biāo)簽: Cadence_PCB 2013

    上傳時(shí)間: 2013-10-08

    上傳用戶(hù):comua

  • 通孔插裝PCB的可制造性設(shè)計(jì)

    對(duì)于電子產(chǎn)品設(shè)計(jì)師尤其是線路板設(shè)計(jì)人員來(lái)說(shuō),產(chǎn)品的可制造性設(shè)計(jì)(Design For Manufacture,簡(jiǎn)稱(chēng)DFM)是一個(gè)必須要考慮的因素,如果線路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求,將大大降低產(chǎn)品的生產(chǎn)效率,嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無(wú)法制造出來(lái)。目前通孔插裝技術(shù)(Through Hole Technology,簡(jiǎn)稱(chēng)THT)仍然在使用,DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用,DFM方法能有助于通孔插裝制造商降低缺陷并保持競(jìng)爭(zhēng)力。本文介紹一些和通孔插裝有關(guān)的DFM方法,這些原則從本質(zhì)上來(lái)講具有普遍性,但不一定在任何情況下都適用,不過(guò),對(duì)于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來(lái)說(shuō)相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過(guò)程中的麻煩。(1)用大的板子可以節(jié)約材料,但由于翹曲和重量原因,在生產(chǎn)中運(yùn)輸會(huì)比較困難,它需要用特殊的夾具進(jìn)行固定,因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi),這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間,而且板面尺寸種類(lèi)少還可以減少波峰焊溫度曲線的數(shù)量。(2)在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法,但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。(3)在板子的周?chē)鷳?yīng)提供一些邊框,尤其在板邊緣有元件時(shí),大多數(shù)自動(dòng)裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。(4)盡量在板子的頂面(元件面)進(jìn)行布線,線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線,因?yàn)樯a(chǎn)過(guò)程中都是通過(guò)板邊進(jìn)行抓持,邊上的線路會(huì)被波峰焊設(shè)備的卡爪或邊框傳送器損壞。(5)對(duì)于具有較多引腳數(shù)的器件(如接線座或扁平電纜),應(yīng)使用橢圓形焊盤(pán)而不是圓形,以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。

    標(biāo)簽: PCB 通孔插裝 可制造性

    上傳時(shí)間: 2013-10-26

    上傳用戶(hù):gaome

  • pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

    PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:?jiǎn)巍㈦p層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn)),其原則如下:1. 一般測(cè)試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上,避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

    標(biāo)簽: layout design pcb 硬件工程師

    上傳時(shí)間: 2013-11-17

    上傳用戶(hù):cjf0304

  • 高通的cmda語(yǔ)音壓縮算法is96a源代碼. 針對(duì)自己的dsp將最耗時(shí)的c改成匯編就幾乎是商用代碼了.

    高通的cmda語(yǔ)音壓縮算法is96a源代碼. 針對(duì)自己的dsp將最耗時(shí)的c改成匯編就幾乎是商用代碼了.

    標(biāo)簽: cmda 96a dsp 96

    上傳時(shí)間: 2014-01-24

    上傳用戶(hù):luke5347

主站蜘蛛池模板: 磐石市| 仁怀市| 无为县| 玉门市| 府谷县| 宜兰市| 玉环县| 保德县| 高雄县| 德惠市| 平湖市| 泗洪县| 于田县| 闻喜县| 封开县| 铜陵市| 岳池县| 夹江县| 太谷县| 晋州市| 行唐县| 西乌珠穆沁旗| 高雄市| 津南区| 大方县| 青海省| 昭苏县| 肥乡县| 丹棱县| 琼中| 原平市| 昌宁县| 上饶市| 抚宁县| 增城市| 宽城| 桑日县| 彩票| 四平市| 墨玉县| 乌海市|