現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展，越來越多的通信需要IP路由查找；同時(shí)光纖技術(shù)的發(fā)展，使得比特速率達(dá)到了20Gbps，路由技術(shù)成了整個(gè)通信系統(tǒng)的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上，實(shí)現(xiàn)了雙分支并行，每個(gè)分支流水查找的16-8-8路由算法。該算法由三級(jí)表構(gòu)成，長(zhǎng)度小于16的前綴通過擴(kuò)展成為長(zhǎng)度16的前綴存儲(chǔ)在第一級(jí)表中；長(zhǎng)度小于24位的前綴通過擴(kuò)展成為長(zhǎng)度24的前綴存儲(chǔ)在前兩級(jí)表中；長(zhǎng)度大于24的前綴則通過專門的存儲(chǔ)空間進(jìn)行存儲(chǔ)。將IP路由的二維查找轉(zhuǎn)化為一維精確查找，每次查找最多訪問存儲(chǔ)器3次，就可以查得下一跳的路由信息。使用Verilog語言實(shí)現(xiàn)了本文提出的算法，并對(duì)算法進(jìn)行了功能仿真。為了實(shí)現(xiàn)低成本，該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實(shí)現(xiàn)。 功能仿真表明本文設(shè)計(jì)的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。
標(biāo)簽：
FPGA
路由
查找算法
上傳時(shí)間：
2013-04-24
上傳用戶：金宜
