一個很好用的 lcd 時鐘程序 C語言 #include<reg51.h> #include<stdio.h> //定義計時器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時間 #define DB_VAL //定義設(shè)置模式的最大時間間隔 #define TIMEOUT 200 //定義游標(biāo)位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標(biāo)簽: include define RELOAD stdio
上傳時間: 2014-12-19
上傳用戶:zukfu
類神經(jīng)網(wǎng)路,MLP程式碼,可以計算多層架構(gòu)之類神經(jīng)網(wǎng)路運算~C
標(biāo)簽:
上傳時間: 2013-12-28
上傳用戶:txfyddz
小弟撰寫的類神經(jīng)pca對圖片的壓縮與解壓縮,對來源圖片training過後,可使用該張圖像的特性(eigenvalue和eigenvetex)來對別張圖解壓縮,非常有趣的方式,再設(shè)定threashold時注意時值不要過大,因為這牽涉inverse matrex的計算.
標(biāo)簽: eigenvalue eigenvetex threashol training
上傳時間: 2015-12-02
上傳用戶:wpwpwlxwlx
altera Quartus II FSM使用 可設(shè)定時間波形,手動調(diào)整波形頻率。 (含電路)
標(biāo)簽: Quartus altera FSM II
上傳時間: 2016-02-13
上傳用戶:kbnswdifs
OPNET的介紹電子書,包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計等介紹
標(biāo)簽: OPNET
上傳時間: 2014-01-08
上傳用戶:jcljkh
目前網(wǎng)路流行的網(wǎng)頁遊戲(travian),配合firefox排程外掛,可以協(xié)助玩家計算建築物排程,本程式為javascript+xml方式,適合ajax初學(xué)者使用學(xué)習(xí),請務(wù)必掛於伺服器中才能穩(wěn)定執(zhí)行
標(biāo)簽: travian firefox
上傳時間: 2016-08-05
上傳用戶:ls530720646
主要內(nèi)容介紹 Allegro 如何載入 Netlist,進而認(rèn)識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析,透過本章學(xué)習(xí)可以對 Allegro 和 Capture 之間的互動關(guān)係,同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture(線路圖部分)產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro(Layout部分)1. 在 OrCAD Capture 中設(shè)計好線路圖。2. 然後由 OrCAD Capture 產(chǎn)生 Netlist(annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改)。 3. 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro(layout 工作系統(tǒng))。 4. 在 Allegro 中進行 PCB 的 layout。 5. 把在 Allegro 中產(chǎn)生的 back annotate(Logic)轉(zhuǎn)出(在實際 layout 時可能對原有的 Netlist 有改動過),並轉(zhuǎn)入 OrCAD Capture 裏進行回編。
標(biāo)簽: cadence allegro
上傳時間: 2022-04-28
上傳用戶:kingwide
交互設(shè)計之路
標(biāo)簽: 交互設(shè)計
上傳時間: 2013-04-15
上傳用戶:eeworm
設(shè)計高性能65W雙路輸出四分之一磚型模塊電源的技術(shù)介紹
標(biāo)簽: 65W 性能 雙路輸出 分
上傳時間: 2013-06-16
多路輸出開關(guān)電源的設(shè)計及應(yīng)用原則
標(biāo)簽: 多路輸出 開關(guān)電源 應(yīng)用原則
上傳時間: 2013-06-17
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1