在雷達信號處理中,通常可以延長積累時間以增加實際應用的能量,達到降低信號信噪比要求的日的。隨著積累時間延長,特別是當目標進行變速、轉彎等機動飛行時,目標的多普勒回波是時變的,不再能看作中穩信號,傳統的基于FFT的相參積累不再適用。本文以新體制米波舌達研制為背景,研究微弱信號長時間積累檢測的新理論和新方法,主要研究內容包括:1,對目前微弱信號長時間積累檢測問題的研究現狀進行了分析,明確了對多項式相位信號及跨距離單元積累問題研究的必要性2,研究了多項式相位信號的檢測問題,提出了先對雷達的多晉勒回波信號進行時頻分析,再利用隨機Hough變換(RHT)對得到的時頻圖進行多項式曲線檢測的方法。隨機Hough變換是針對圖象處理中直線、圓和橢圓等幾何圖形的檢測問題而提出的,本文將其借鑒到微弱信號長時間積累檢測中,克服了以往使用Hough變換通常只能分析線性調頻信號的局限。本文對影響其檢測性能的關鍵因素進行了分析,并進行了仿真,結果表明隨機Hough變換具有參數空間無限大、參數精度任意高、時間和空間復雜度低的優點,特別適合于雷達信號的長時間積累檢測。3,在雷達的長時間積累過程中,目標在整個積累時間內,可能由于徑向運動導致其回波分段出現在幾個不同的距離單元中。如果不考慮距離的走V/動,儀儀簡單地將同一個距離單元上的信號進行亂累,就無法有效地利用信號的能量。這就需要在信號處理中進行跨距離單元的積累檢測。本文將信號的時頻圖推廣到時間-多普勒頻率-距離三維空間中,將應用于二維圖像的RHT算法推廣到三維空間的檢測中。利用時間-多普勒頻率距離三維空間的直線檢測,來克服雷達回波散布在不同距離單元所帶來的信號積累問題。4,在實際應用中,隨著積累時間增加,目前有關多項式相位信號檢測和估計的方法需要的資源量,特別是存儲量也大大增加,因而很難直接應用于微弱信號的檢測。本文在高階模糊函數的基礎上,采用時域分幀處理方法,每幀進行門限預處理,剔除大部分干擾噪聲,僅保留包含目標在內的部分HAF譜成分以作后續的幀間累加,最后再進行二次門限檢測。目標多普勒回波進行兩級門限處理的方法可以有效地應用于微弱信號的檢測,減少運算量和存儲需求,有利于應用于實時信號處理系統。
上傳時間: 2022-06-17
上傳用戶:
激光探測技術是激光技術的一個最重要的方面。激光由于具有高亮度和方向性、單色性好等特點,因此在國防和民用領域中正發揮著越來越重的作用。脈沖激光探測技術作為激光探測技術的一種方式,正在成為世界研究的熱點。本文以激光雷達為研究背景,在通過增大接收系統口徑提高回波信號信噪比的前提下,從理論和實驗上研究了脈沖激光回波信號特性對探測性能的影響。在理論和設計方面,本文首先對幾種激光探測技術進行深入的研究。對脈沖激光測距中回波信號進行分析,并建立信噪比測距方程,在此基礎上,推導回波信號功率和系統噪聲公式。定量分析了接收系統三種主要的噪聲,并從接收系統出發,研究接收口徑和接收視場對探測信噪比的影響,在設計上,采用大口徑物鏡以提高回波信號強度,采用雪崩光電二極管(APD)作為光電探測器件,通過干涉濾光片和視場光闌降低系統背景噪聲以提高回波信號信噪比。前置放大電路采用跨導放大電路結構,有效地對APD所輸出的微弱電流信號進行放大。在實驗方面,通過大量的實驗和實驗數據,研究了回波信號幅值和測距誤差以及測距不確定度的關系,發現回波信號幅值越大,系統的測距誤差和測距不確定度越小。研究了脈沖激光回波信號的幅值和上升時間的統計分布。分析了測距系統帶寬對于系統探測概率和漏測率的影響,發現過小的系統帶寬會使系統探測特性發生惡化。最后,對信噪比和探測概率的關系做了實驗研究。本文的研究對脈沖激光探測理論有一定的完善作用,對后續系統的研制和探測指標的改善有很好的參考價值。
上傳時間: 2022-06-20
上傳用戶:得之我幸78
Cadence Allegro是一款專業的PCB設計軟件,是世界上最大的電子設計技術和配套服務的 EDA 供貨商之一,在EDA工具中屬于高端的PCB設計軟件,它的知名度在全球電子設計行業領域內如雷貫耳,是電子行業創新的領導者。allegro主要用于PCB設計布線,為當前高速、高密度、多層的復雜 PCB 設計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數字/混合電路仿真,fpga設計,pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。包括:* Concept HDL原理圖設計輸入工具,有for NT和for Unix的產品。* Check Plus HDL原理圖設計規則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進的MCM封裝設計工具allegro 特點1.系統軟件互聯服務平臺可以跨集成電路、封裝和PCB協同設計性能卓越互聯。2.應用平臺的協同設計方式,技術工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設計周期時間。4.管束驅動器的Allegro步驟包含高級作用用以設計捕獲、信號完整性和物理學完成。5.因為它還獲得CadenceEncounter與Virtuoso服務平臺的適用。6.Allegro協同設計方式促使高效率的設計鏈協作變成實際。
標簽: Allegro
上傳時間: 2022-06-20
上傳用戶:canderile
Cadence Allegro是一款專業的PCB設計軟件,是世界上最大的電子設計技術和配套服務的 EDA 供貨商之一,在EDA工具中屬于高端的PCB設計軟件,它的知名度在全球電子設計行業領域內如雷貫耳,是電子行業創新的領導者。allegro主要用于PCB設計布線,為當前高速、高密度、多層的復雜 PCB 設計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數字/混合電路仿真,fpga設計,pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。包括:* Concept HDL原理圖設計輸入工具,有for NT和for Unix的產品。* Check Plus HDL原理圖設計規則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進的MCM封裝設計工具allegro 特點1.系統軟件互聯服務平臺可以跨集成電路、封裝和PCB協同設計性能卓越互聯。2.應用平臺的協同設計方式,技術工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設計周期時間。4.管束驅動器的Allegro步驟包含高級作用用以設計捕獲、信號完整性和物理學完成。5.因為它還獲得CadenceEncounter與Virtuoso服務平臺的適用。6.Allegro協同設計方式促使高效率的設計鏈協作變成實際。
標簽: Allegro
上傳時間: 2022-06-20
上傳用戶:canderile
Cadence Allegro是一款專業的PCB設計軟件,是世界上最大的電子設計技術和配套服務的 EDA 供貨商之一,在EDA工具中屬于高端的PCB設計軟件,它的知名度在全球電子設計行業領域內如雷貫耳,是電子行業創新的領導者。allegro主要用于PCB設計布線,為當前高速、高密度、多層的復雜 PCB 設計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數字/混合電路仿真,fpga設計,pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。包括:* Concept HDL原理圖設計輸入工具,有for NT和for Unix的產品。* Check Plus HDL原理圖設計規則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進的MCM封裝設計工具allegro 特點1.系統軟件互聯服務平臺可以跨集成電路、封裝和PCB協同設計性能卓越互聯。2.應用平臺的協同設計方式,技術工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設計周期時間。4.管束驅動器的Allegro步驟包含高級作用用以設計捕獲、信號完整性和物理學完成。5.因為它還獲得CadenceEncounter與Virtuoso服務平臺的適用。6.Allegro協同設計方式促使高效率的設計鏈協作變成實際。
標簽: Allegro
上傳時間: 2022-06-20
上傳用戶:canderile
Cadence Allegro是一款專業的PCB設計軟件,是世界上最大的電子設計技術和配套服務的 EDA 供貨商之一,在EDA工具中屬于高端的PCB設計軟件,它的知名度在全球電子設計行業領域內如雷貫耳,是電子行業創新的領導者。allegro主要用于PCB設計布線,為當前高速、高密度、多層的復雜 PCB 設計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數字/混合電路仿真,fpga設計,pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。包括:* Concept HDL原理圖設計輸入工具,有for NT和for Unix的產品。* Check Plus HDL原理圖設計規則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進的MCM封裝設計工具allegro 特點1.系統軟件互聯服務平臺可以跨集成電路、封裝和PCB協同設計性能卓越互聯。2.應用平臺的協同設計方式,技術工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設計周期時間。4.管束驅動器的Allegro步驟包含高級作用用以設計捕獲、信號完整性和物理學完成。5.因為它還獲得CadenceEncounter與Virtuoso服務平臺的適用。6.Allegro協同設計方式促使高效率的設計鏈協作變成實際。
標簽: Allegro
上傳時間: 2022-06-20
上傳用戶:canderile
新唐科技NUC970/N9H30系列晶片支援下列四種開機方法:1. eMMC 開機2. SPI Flash開機3. NAND Flash 開機4. USB ISP 開機以上四種是依據power-setting (PA0 and PA1) 去做選擇.。NuWriter工具能幫助使用者透過USB ISP模式,將Image檔案放入儲存體中,例如:eMMC 設備,SPI Flash設備或 NAND Flash設備。
上傳時間: 2022-06-23
上傳用戶:
這包 BSP 支持了NUC970 系列芯片. 新唐科技的 NUC970 系列芯片是以 ARM926EJS 為核心的系統級單芯片. 包含了 16kB I-Cache 以及 16kB D-Cache 以及MMU 記憶體管理模塊. 最高支援到 300MHz 的頻率, 並且提供了豐富的外設接口周邊. 有USB 快速Host/Device, SDHC, 支援TFT LCD介面, 網路接口 和I2S audio介面, 有11 組UART…等. 並可以由 NAND flash, SPI Flash 開機.
標簽: NUC970
上傳時間: 2022-06-23
上傳用戶:slq1234567890
近幾年,無人機已成為非常火熱的話題,而大疆則是國內消費無人機中的領先者,最近其精靈3,悟系列無人機屢上頭條,而其農業無人機則更是跨進了另一個領域,不知下一秒又會怎么改變我們的生活。對于我們這樣的平民玩家,上千的無人機實在是可望而不及可及,嘗鮮太貴,如果我們新手想了解一下無人機,體驗其中的樂趣,或是自己開發,微型四旋翼無疑是最佳選擇。
上傳時間: 2022-06-24
上傳用戶:shjgzh
3.DDR布線細節i.MX6DDR的布線,可以將所有信號分成3組:數據線組、地址線組和控制線組,每組各自設置自己的布線規則,但同時也要考慮組與組之間的規則。3.1數據線的交換在DDR3的布線中,可以根據實際情況交換數據線的線序,但必須保證是以字節為單位(數據0~7間是允許交換線序,跨字節是不允許的),這樣可以簡化設計。■布線盡量簡短,減少過孔數量。■布線時避免改變走線參考層面。■數據線線序,推薦DO、D8、D16、D24、D32、D40、D48、D56不要改變,其它的數據線可以在字節內自由調換(see the“Write Leveling"sectioninJESD79-3E■DQS和DQM不能調換,必須在相應通道。3.2DDR3(64bits)T型拓撲介紹當設計采用T型拓撲結構,請確認以下信息。■布線規則見上文表2。■終端電阻可以省略。■布線長度的控制。DDR數量限制在4片以下。
標簽: ddr3
上傳時間: 2022-07-05
上傳用戶: