隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來(lái)越大，數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來(lái)。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的，具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計(jì)，介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運(yùn)用簡(jiǎn)化加法器圖（Reduced Adder Graph，RAG）算法進(jìn)行改進(jìn)，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn)，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同，以達(dá)到較好的同步性能，采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過(guò)程中，分析比較了多種算法的計(jì)算復(fù)雜性，設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后，通過(guò)定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布，設(shè)計(jì)出定點(diǎn)字長(zhǎng)的優(yōu)化方案，并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長(zhǎng)的關(guān)系，進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時(shí)間： 2013-04-24
上傳用戶：mdrd3080
人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門(mén)研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來(lái)越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高性能算法以及對(duì)算法硬件加速的研究也逐漸展開(kāi)。 本文詳細(xì)分析了智能人臉識(shí)別算法原理，發(fā)展概況和前景，包括人臉檢測(cè)算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺(tái)的資源和使用。并在ISE軟件平臺(tái)上，用硬件描述語(yǔ)言(verilog HDL)對(duì)算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對(duì)C++算法進(jìn)行了優(yōu)化處理，通過(guò)仿真與軟件算法結(jié)果進(jìn)行比對(duì)，評(píng)估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。 主要研究?jī)?nèi)容如下： 首先，對(duì)硬件平臺(tái)xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對(duì)存儲(chǔ)器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對(duì)Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計(jì)，仿真和綜合。利用ISE和VC++軟件平臺(tái)，對(duì)verilog和C++算法進(jìn)行同步比較測(cè)試，使每步算法對(duì)應(yīng)正確的結(jié)果。對(duì)軟硬件平臺(tái)的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時(shí)正確選型，以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次，對(duì)人臉識(shí)別算法流程中的人臉檢測(cè)，人眼定位，預(yù)處理，識(shí)別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對(duì)其原理進(jìn)行了分析討論。人臉檢測(cè)采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡(jiǎn)單，高效。 識(shí)別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對(duì)人臉識(shí)別的影響。 最后，使用Verilog HDL 硬件描述語(yǔ)言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來(lái)效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對(duì)算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識(shí)別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來(lái)調(diào)用，F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺(tái)同時(shí)進(jìn)行，隨時(shí)對(duì)verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測(cè)和比對(duì)。全部設(shè)計(jì)模塊通過(guò)仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-13
上傳用戶：李夢(mèng)晗
隨著敵對(duì)人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導(dǎo)航接收機(jī)的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時(shí)域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過(guò)空域—時(shí)域級(jí)聯(lián)或空時(shí)聯(lián)合處理能夠顯著增強(qiáng)導(dǎo)航信號(hào)接收機(jī)的抗干擾性能。多個(gè)天線以不同的方式放置，即不同的陣形，會(huì)使得導(dǎo)航接收機(jī)具有不同的空域抗干擾性能。針對(duì)多種陣形對(duì)空域抗干擾性能的影響差異，開(kāi)展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應(yīng)抗干擾性能研究，分析了導(dǎo)致差異的原因，通過(guò)對(duì)比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進(jìn)一步推廣到空時(shí)自適應(yīng)抗干擾，也具有同樣的結(jié)論。結(jié)合工程實(shí)現(xiàn)，基于FPGA完成空時(shí)抗干擾硬件模塊設(shè)計(jì)，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵(lì)，對(duì)硬件模塊的輸出結(jié)果進(jìn)行分析，與非自適應(yīng)空時(shí)波束形成結(jié)果相比，實(shí)驗(yàn)驗(yàn)證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗(yàn)證了模塊的正確性。多種陣形自適應(yīng)抗干擾性能差異的研究對(duì)于一定孔徑和陣元個(gè)數(shù)條件下的陣列布陣具有一定的參考價(jià)值，空時(shí)抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對(duì)工程實(shí)現(xiàn)具有一定的借鑒意義。
標(biāo)簽： FPGA 時(shí)域 導(dǎo)航系統(tǒng)
上傳時(shí)間： 2013-05-28
上傳用戶：thinode
現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng)，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號(hào)處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過(guò)之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過(guò)回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
無(wú)線局域網(wǎng)(WLAN)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分。由于擺脫了有線連接的束縛，無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低以及網(wǎng)絡(luò)傳輸故障少等諸多優(yōu)點(diǎn)，得到了越來(lái)越廣泛的發(fā)展與應(yīng)用。正交頻分復(fù)用(OFDM)技術(shù)具有抗多徑衰落，頻譜利用率高等優(yōu)點(diǎn)，特別適合于無(wú)線環(huán)境下的高速數(shù)據(jù)傳輸，是高速無(wú)線局域網(wǎng)的首選技術(shù)之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以O(shè)FDM為基礎(chǔ)。隨著OFDM技術(shù)的普及以及下一代通信技術(shù)對(duì)OFDM的青睞，研究與實(shí)現(xiàn)應(yīng)用于無(wú)線局域網(wǎng)的OFDM關(guān)鍵技術(shù)具有一定的意義。 本文首先介紹了WLAN的基本概念及相關(guān)協(xié)議標(biāo)準(zhǔn)和OFDM系統(tǒng)的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標(biāo)準(zhǔn)的OFDM系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)以及系統(tǒng)參數(shù)。文中對(duì)OFDM傳輸系統(tǒng)的關(guān)鍵算法進(jìn)行了詳細(xì)的研究。然后以Xilinx公司的ISE10.1為軟件平臺(tái)，利用VHDL描述的方式，并以FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片SPARTAN-3E為硬件平臺(tái)，研究實(shí)現(xiàn)了適用于IEEE802.11a和IEEE802.11n的64點(diǎn)16bits復(fù)數(shù)塊浮點(diǎn)結(jié)構(gòu)的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測(cè)和符號(hào)定時(shí)模塊，并進(jìn)行了仿真、綜合、下載驗(yàn)證等工作。
標(biāo)簽： OFDM FPGA 無(wú)線局域網(wǎng)
上傳時(shí)間： 2013-06-25
上傳用戶：cee16
“計(jì)算機(jī)組成原理”是計(jì)算機(jī)專業(yè)的一門(mén)核心課程。傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)是在指令格式、尋址方式、運(yùn)算器、控制器、存儲(chǔ)器等都相對(duì)固定的情況下進(jìn)行，學(xué)生主要進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證，缺少自主設(shè)計(jì)和創(chuàng)新過(guò)程。 為改變這種狀況，須更新現(xiàn)有的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)。采用FPGA芯片作為載體，使用EDA開(kāi)發(fā)工具，用硬件描述語(yǔ)言實(shí)現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺(tái)可用于組成實(shí)驗(yàn)教學(xué)的完整計(jì)算機(jī)系統(tǒng)。這期間學(xué)生將掌握組成原理實(shí)驗(yàn)系統(tǒng)的各個(gè)部件的功能及其相互之間如何協(xié)作。本實(shí)驗(yàn)系統(tǒng)能夠讓學(xué)生完成有關(guān)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)：部件實(shí)驗(yàn)包括加法器、乘法器、除法器、算術(shù)邏輯運(yùn)算單元、控制器、存儲(chǔ)器等；整機(jī)實(shí)驗(yàn)可以獨(dú)立實(shí)現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識(shí)并增強(qiáng)設(shè)計(jì)能力。 為實(shí)現(xiàn)上述目的，依據(jù)EDA技術(shù)的開(kāi)發(fā)流程和方法，建立了一個(gè)完整的體系，其中包括控制模塊、內(nèi)存模塊、運(yùn)算器模塊、通用寄存器組及其控制部件、程序計(jì)數(shù)器、地址寄存器、指令寄存器、時(shí)序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門(mén)設(shè)計(jì)的輸出觀察部件。在Quartus Ⅱ開(kāi)發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了上述模塊。經(jīng)過(guò)仿真測(cè)試，所實(shí)現(xiàn)的各功能模塊作為獨(dú)立部件時(shí)能完成各自功能：而將這些部件組合起來(lái)的整機(jī)系統(tǒng)，可以執(zhí)行程序段和進(jìn)行各種運(yùn)算處理，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 計(jì)算機(jī)組成原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-06-01
上傳用戶：hebmuljb
基于FPGA芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析
上傳時(shí)間： 2013-06-28
上傳用戶：qilin
普通GPS接收機(jī)在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號(hào)非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號(hào)，導(dǎo)致無(wú)法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應(yīng)用前景，特別是在交通事故、火災(zāi)和地震等極端環(huán)境下，快速準(zhǔn)確定位當(dāng)事者所處位置對(duì)于降低事態(tài)損失和營(yíng)救受傷者是極為重要的。歐美和日本等發(fā)達(dá)國(guó)家也都制定了相應(yīng)的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機(jī)定位的關(guān)鍵在于GPS微弱信號(hào)的處理。 本課題的主要研究?jī)?nèi)容是針對(duì)GPS微弱信號(hào)改進(jìn)處理方法。針對(duì)傳統(tǒng)GPS接收機(jī)信號(hào)捕獲中的串行搜索方法提出了基于批處理的微弱信號(hào)捕獲方法,來(lái)提高低信噪比情況下微弱信號(hào)的捕獲能力，實(shí)現(xiàn)快速高靈敏度的準(zhǔn)確捕獲；針對(duì)捕獲微弱信號(hào)處理大量數(shù)據(jù)導(dǎo)致的運(yùn)算量激增，運(yùn)用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運(yùn)算量同時(shí)縮短捕獲時(shí)間。針對(duì)傳統(tǒng)GPS接收機(jī)延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號(hào)跟蹤丟失概率，來(lái)提高惡劣環(huán)境下低信噪比信號(hào)的跟蹤能力，實(shí)現(xiàn)微弱信號(hào)的連續(xù)可靠跟蹤。通過(guò)提高GPS微弱信號(hào)的捕獲與跟蹤能力，進(jìn)而使GPS接收機(jī)在惡劣環(huán)境下衛(wèi)星信號(hào)微弱時(shí)能夠?qū)崿F(xiàn)較好的定位與導(dǎo)航。 通過(guò)擬合GPS接收機(jī)實(shí)際接收到的原始數(shù)據(jù)，構(gòu)造出不同載噪比的數(shù)字信號(hào)，分別對(duì)提出的針對(duì)微弱信號(hào)的捕獲與跟蹤算法進(jìn)行仿真比較驗(yàn)證，結(jié)果表明，對(duì)接收機(jī)后端信號(hào)處理部分作出的算法改進(jìn)使得GPS接收機(jī)可以更好的處理微弱信號(hào)，并且具有較高的靈敏度和精度。文章同時(shí)針對(duì)提出的數(shù)據(jù)處理特征使用FPGA技術(shù)對(duì)算法主要的數(shù)據(jù)處理部分進(jìn)行了初步的構(gòu)架實(shí)現(xiàn)并進(jìn)行了板級(jí)驗(yàn)證，結(jié)果表明，利用FPGA技術(shù)可以較好的實(shí)現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結(jié)論，通過(guò)提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號(hào)跟蹤算法，可以有效地解決微弱GPS信號(hào)處理的難題，進(jìn)而實(shí)現(xiàn)微弱信號(hào)環(huán)境下的定位與導(dǎo)航。
標(biāo)簽： FPGA GPS 信號(hào)實(shí)時(shí)處理
上傳時(shí)間： 2013-05-31
上傳用戶：cccole0605
軟件無(wú)線電(Software Radio)具有高度靈活性、開(kāi)放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來(lái)多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無(wú)線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來(lái)越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的軟件無(wú)線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無(wú)線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無(wú)線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-05-24
上傳用戶：wyaqy
H.264/AVC是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語(yǔ)言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。
上傳時(shí)間： 2013-06-22
上傳用戶：diamondsGQ
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
