移動(dòng)無(wú)線信道特性對(duì)移動(dòng)通信系統(tǒng)性能具有重要影響，移動(dòng)信道建模和仿真對(duì)移動(dòng)通信系統(tǒng)的研發(fā)具有重要意義。因此，對(duì)移動(dòng)信道建模與仿真進(jìn)行研究，具有重要的理論意義和實(shí)際應(yīng)用價(jià)值。 本文從無(wú)線電波的傳播特點(diǎn)出發(fā)，分析了無(wú)線電波的傳播模型和描述信道特性的主要參數(shù)，重點(diǎn)分析了移動(dòng)小尺度衰落模型；結(jié)合無(wú)線電波傳輸環(huán)境的特點(diǎn)，研究了平坦衰落信道和頻率選擇性信道的特點(diǎn)，設(shè)計(jì)了基于FPGA的移動(dòng)無(wú)線信道仿真器，同時(shí)給予了軟硬件驗(yàn)證。 本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項(xiàng)參數(shù)對(duì)信道特性的影響。主要做了以下幾個(gè)方面的工作： 1.簡(jiǎn)要介紹了無(wú)線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對(duì)無(wú)線信號(hào)主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無(wú)線通信傳播環(huán)境，移動(dòng)無(wú)線通信信道仿真的基本模型，同時(shí)介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實(shí)現(xiàn)方法。 2.對(duì)移動(dòng)無(wú)線信道特性進(jìn)行了Matlab仿真，對(duì)仿真結(jié)果進(jìn)行了對(duì)比分析，對(duì)影響信道特性的主要參數(shù)設(shè)置進(jìn)行了分析仿真。 3.設(shè)計(jì)了一種基于FPGA的移動(dòng)無(wú)線信道仿真器，并對(duì)實(shí)現(xiàn)該仿真器的關(guān)鍵技術(shù)和實(shí)現(xiàn)方法進(jìn)行了分析。該信道仿真器能夠?qū)崟r(shí)模擬窄帶信號(hào)條件下無(wú)線信道的主要特點(diǎn)，如多徑時(shí)延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標(biāo)達(dá)到了設(shè)計(jì)要求。該模擬器結(jié)構(gòu)簡(jiǎn)單，參數(shù)可調(diào)，易于擴(kuò)展，通用性強(qiáng)，可以部分或全部集成到處于研制階段的接收機(jī)中，以便于性能測(cè)試，也可應(yīng)用于教學(xué)實(shí)踐。
標(biāo)簽： FPGA 移動(dòng) 無(wú)線信道
上傳時(shí)間： 2013-04-24
上傳用戶：suxuan110425
由于移動(dòng)環(huán)境的復(fù)雜性，無(wú)線信號(hào)在發(fā)送傳輸和接收過(guò)程中有很明顯的衰落現(xiàn)象，特別是在高頻無(wú)線通信中，多徑衰落或頻率選擇性衰落對(duì)無(wú)線信號(hào)的干擾最為嚴(yán)重。通過(guò)分集接收技術(shù)，Rake接收機(jī)在CDMA移動(dòng)通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號(hào)間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來(lái)的寬帶無(wú)線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計(jì)思想，進(jìn)行了理論仿真并用FPGA予以實(shí)現(xiàn)。 @@ 本文首先介紹了移動(dòng)通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動(dòng)通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號(hào)的每路信號(hào)都可能含有可以利用的信息，Rake接收機(jī)就是通過(guò)多個(gè)相關(guān)接收器接收多徑信號(hào)中各路信號(hào)，通過(guò)信道估計(jì)和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來(lái)改善信號(hào)的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實(shí)現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實(shí)現(xiàn)原理，給出了最大比合并時(shí)各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實(shí)現(xiàn)設(shè)計(jì)方案及其系統(tǒng) 測(cè)試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實(shí)現(xiàn)相對(duì)簡(jiǎn)單。最終Rake接收機(jī)的FPGA實(shí)現(xiàn)結(jié)果同理論仿真一致，時(shí)序通過(guò)，資源耗費(fèi)不大，具有較大的實(shí)用價(jià)值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA
上傳時(shí)間： 2013-07-25
上傳用戶：axxsa
這篇文章介紹了MSP430系列多單片機(jī)間的SPI主從通信原理和相關(guān)例程
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時(shí)代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場(chǎng)可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開(kāi)發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來(lái)滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對(duì)FPGA設(shè)計(jì)的輸入、綜合、仿真時(shí)非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語(yǔ)言，使目前一切仍處于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)和規(guī)劃的電子設(shè)計(jì)活動(dòng)產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體論文對(duì)擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)QuartusII實(shí)現(xiàn)了一個(gè)基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計(jì)了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計(jì)主要分為兩個(gè)部分。第一部分是用QuartusII軟件設(shè)計(jì)了系統(tǒng)的VHDL語(yǔ)言描述代碼，并對(duì)系統(tǒng)中每個(gè)模塊和整個(gè)系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時(shí)序時(shí)延仿真；第二部分是設(shè)計(jì)了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測(cè)試，完成了預(yù)定的功能。
上傳時(shí)間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過(guò)對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開(kāi)發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過(guò)在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。
上傳時(shí)間： 2013-07-11
上傳用戶：snowkiss2014
國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
文章開(kāi)篇提出了開(kāi)發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開(kāi)關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來(lái)“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒(méi)有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開(kāi)關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開(kāi)關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開(kāi)關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開(kāi)發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒(méi)有數(shù)字化的堡壘就是電源領(lǐng)域。近年來(lái)，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來(lái)越多。雖然目前中國(guó)制造的開(kāi)關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒(méi)有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開(kāi)關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過(guò)測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開(kāi)關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開(kāi)關(guān)電源的意義。然后提出了數(shù)字化開(kāi)關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開(kāi)關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來(lái)做數(shù)字化PID調(diào)節(jié)，通過(guò)數(shù)字化PID算法產(chǎn)生PWM波來(lái)控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開(kāi)關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來(lái)自主回路的電流取樣，電壓反饋信號(hào)來(lái)自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來(lái)實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來(lái)保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過(guò)流過(guò)壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開(kāi)關(guān)量檢測(cè)、環(huán)境開(kāi)關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來(lái)控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問(wèn)題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來(lái)控制逆變橋的開(kāi)關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開(kāi)關(guān)電源和模擬開(kāi)關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開(kāi)發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來(lái)基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來(lái)。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時(shí)間： 2013-06-29
上傳用戶：dreamboy36
智能化住宅小區(qū)，是指在一定范圍內(nèi)通過(guò)有效的傳輸網(wǎng)絡(luò)，將多元住處服務(wù)、物業(yè)管理、安防以及住宅智能化等系統(tǒng)結(jié)合在一起，為該小區(qū)的服務(wù)與管理提供高技術(shù)的智能化手段。從而實(shí)現(xiàn)快捷高效的超值服務(wù)管理和安全舒適的家居環(huán)境，使業(yè)主生活得更安全、更方便。 隨著國(guó)民經(jīng)濟(jì)和科學(xué)技術(shù)水平的提高，特別是計(jì)算機(jī)技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)和控制技術(shù)的迅速發(fā)展，促進(jìn)了智能小區(qū)在我國(guó)的推廣和應(yīng)用。目前這些小區(qū)的智能化建設(shè)大多數(shù)是采用Lonworks、FF等現(xiàn)場(chǎng)總線技術(shù)。但是現(xiàn)場(chǎng)總線協(xié)議標(biāo)準(zhǔn)化程度還不成熟，且成本較高。隨著寬帶Internet進(jìn)入家庭，利用Internet來(lái)構(gòu)建智能小區(qū)已成為大勢(shì)所趨。 本文介紹了一種基于以太網(wǎng)和FPGA的嵌入式智能小區(qū)管理系統(tǒng)的組建方法。首先，以Altera的FPGA為核心，通過(guò)在外圍添加適當(dāng)?shù)拇鎯?chǔ)設(shè)備和通信接口設(shè)備，構(gòu)成一個(gè)嵌入式系統(tǒng)的硬件平臺(tái)。其次，在此平臺(tái)的基礎(chǔ)上，通過(guò)在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲(chǔ)器中下載uClinux操作系統(tǒng)，從而構(gòu)建出一套資源豐富的嵌入式操作系統(tǒng)。該系統(tǒng)帶有一個(gè)網(wǎng)絡(luò)功能齊全的Web服務(wù)器。最后，將此操作系統(tǒng)作為智能小區(qū)的樓宇集中器，再根據(jù)需要配置適當(dāng)?shù)牟杉骱惋@示器，就可以組建成一套功能強(qiáng)大的智能小區(qū)管理系統(tǒng)。它可以完成圖像抄表、定時(shí)圖像采集、實(shí)時(shí)溫度監(jiān)控、樓宇廣播、智能語(yǔ)音報(bào)警等功能。 這種利用當(dāng)前流行的嵌入式系統(tǒng)來(lái)組建的智能小區(qū)管理系統(tǒng)，不但實(shí)現(xiàn)簡(jiǎn)單、功能強(qiáng)大；而且節(jié)約布線、成本低廉。因此具有很高的性價(jià)比，相信在未來(lái)有較大的市場(chǎng)潛力。 本文主要包括如下幾個(gè)部分：系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)，包括系統(tǒng)的原理圖構(gòu)建和PCB板的繪制：系統(tǒng)核心處理器設(shè)計(jì)，包括Nios Ⅱ軟核CPU的設(shè)計(jì)方法、外圍存儲(chǔ)和通信器件的添加及設(shè)計(jì)方法；嵌入式操作系統(tǒng)uClinux的相關(guān)知識(shí)及移植方法：系統(tǒng)的軟件結(jié)構(gòu)設(shè)計(jì)，包括圖像采集、溫度采集、LCD顯示等CGI程序設(shè)計(jì)，以及單片機(jī)語(yǔ)音報(bào)警程序設(shè)計(jì)等；最后給出了調(diào)試情況以及一些試驗(yàn)結(jié)果。
標(biāo)簽： FPGA 以太網(wǎng) 智能小區(qū)
上傳時(shí)間： 2013-04-24
上傳用戶：木末花開(kāi)
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來(lái)得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來(lái)進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來(lái)改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來(lái)減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來(lái)方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-23
上傳用戶：磊子226
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(shí)(空)域或頻率域局部化的時(shí)頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺(jué)機(jī)制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡(jiǎn)化了小波變換的計(jì)算，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域得到廣泛的應(yīng)用。通過(guò)提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡(jiǎn)化了小波變換的硬件電路設(shè)計(jì)。在當(dāng)今數(shù)字化和信息化時(shí)代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無(wú)損提升小波算法和有損提升小波算法，設(shè)計(jì)圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時(shí)頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計(jì)算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實(shí)現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計(jì)流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢(shì)及FPGA/CPLD基本結(jié)構(gòu)，然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn)，以及Xilinx的FPGA開(kāi)發(fā)軟件ISE，最后介紹了硬件描述語(yǔ)言VHDL語(yǔ)言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計(jì)和二維變換模塊設(shè)計(jì)。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對(duì)提升小波變換的FPGA實(shí)現(xiàn)中的大量細(xì)節(jié)問(wèn)題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對(duì)原理圖進(jìn)行了仿真測(cè)試，仿真測(cè)試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實(shí)際要求。
上傳時(shí)間： 2013-06-08
上傳用戶：dwzjt
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
