一種基于單片機技術的倒車后視系統的硬軟件設計。系統以單片機為控制中心，結合圖像采集和超聲波測距技術，以車載電視為顯示平臺顯示障礙物的準確信息。
上傳時間： 2013-11-13
上傳用戶：mqien
SDRAM的原理和時序 SDRAM內存模組與基本結構 我們平時看到的SDRAM都是以模組形式出現，為什么要做成這種形式呢？這首先要接觸到兩個概念：物理Bank與芯片位寬。1、 物理Bank 傳統內存系統為了保證CPU的正常工作，必須一次傳輸完CPU在一個傳輸周期內所需要的數據。而CPU在一個傳輸周期能接受的數 據容量就是CPU數據總線的位寬，單位是bit（位）。當時控制內存與CPU之間數據交換的北橋芯片也因此將內存總線的數據位寬 等同于CPU數據總線的位寬，而這個位寬就稱之為物理Bank（Physical Bank，下文簡稱P-Bank）的位寬。所以，那時的內存必須要組織成P-Bank來與CPU打交道。資格稍老的玩家應該還記 得Pentium剛上市時，需要兩條72pin的SIMM才能啟動，因為一條72pin -SIMM只能提供32bit的位寬，不能滿足Pentium的64bit數據總線的需要。直到168pin-SDRAM DIMM上市后，才可以使用一條內存開機。不過要強調一點，P-Bank是SDRAM及以前傳統內存家族的特有概念，RDRAM中將以通道（Channel）取代，而對 于像Intel E7500那樣的并發式多通道DDR系統，傳統的P-Bank概念也不適用。2、 芯片位寬 上文已經講到SDRAM內存系統必須要組成一個P-Bank的位寬，才能使CPU正常工作，那么這個P-Bank位寬怎么得到呢 ？這就涉及到了內存芯片的結構。 每個內存芯片也有自己的位寬，即每個傳輸周期能提供的數據量。理論上，完全可以做出一個位寬為64bit的芯片來滿足P-Ban k的需要，但這對技術的要求很高，在成本和實用性方面也都處于劣勢。所以芯片的位寬一般都較小。臺式機市場所用的SDRAM芯片 位寬最高也就是16bit，常見的則是8bit。這樣，為了組成P-Bank所需的位寬，就需要多顆芯片并聯工作。對于16bi t芯片，需要4顆（4×16bit=64bit）。對于8bit芯片，則就需要8顆了。以上就是芯片位寬、芯片數量與P-Bank的關系。P-Bank其實就是一組內存芯片的集合，這個集合的容量不限，但這個集合的 總位寬必須與CPU數據位寬相符。隨著計算機應用的發展，
上傳時間： 2013-11-04
上傳用戶：zhuimenghuadie
ARM指令集(2) 1．跳轉指令 在ARM中有兩種方式可以實現程序的跳轉：一種是刀‘轉指令；另一種是直接向PC寄存器（R15）中寫入目標地址值。 通過直接向PC寄存器中寫入目標地址值可以實現在46B地址空間中任意跳轉，這種跳轉指令又稱為長跳轉。如果在長跳轉指令之前使用MOV LR，PC等指令，則可以保存將來返回的地址值，這樣就實現了在46B地址空間中的子程序調用。 在ARM版本5及以上的體系中，實現了ARM指令集和Thumb指令集的混合使用。指令使用目標地址值的bit［0］來確定目標程序的類型。bit［0］的值為1時，目標程序為Thumb指令；bit［0］值為0時，目標程序為ARM指令。 在ARM版本5以前的體系中，傳送到PC寄存器中的目標地址值的低兩位bits［1∶0］被忽略，跳轉指令只能在ARM指令集中執行，即程序不能從ARM狀態切換到Thumb狀態。非T系列ARM版本5體系不含Thumb指令，當程序試圖切換到Thumb狀態時，將產生未定義指令異常中斷。 ARM跳轉指令可以從當前指令向前或向后的32MB地址空間跳轉。這類跳轉指令有以下4種。
上傳時間： 2013-11-20
上傳用戶：妄想演繹師
arm指令集(1) ARM跳轉指令可以從當前指令向前或向后的32MB地址空間跳轉。這類跳轉指令有以下4種。 （1）B 跳4專指令 B〔條件） （地址） B指令屬于ARM指令集，是最簡單的分支指令。一旦遇到一個B指令，ARM處理器將立即跳轉到給定的地址，從那里繼續執行。注意：存儲在分支指令中的實際值是相對當前R15的值的一個偏移量，而不是一個絕對地址。它的值由匯編器來計算，是24位有符號數，左移兩位后有符號擴展為32位，表示的有效偏移位為26位（＋／－ 32 MB）。 （2）BL 帶返回的跳轉指令 BI，〔條件） （地址） BL指令也屬于ARM指令集，是另一個分支指令。就在分支之前，在寄存器R14中裝載上R15的內容，因此可以重新裝載R14到R15中來返回到這個分支之后的那個指令處執行，它是子例程的一個基本但強力的實現。 （3）BLX 帶返回和狀態切換的跳轉指令 BLX ＜地址＞ BLX指令有兩種格式，第1種格式的BLX指令記作BLX（1）。BLX（1）從ARM指令集跳轉到指令中指定的目標地址，并將程序狀態切換到Thumb狀態，該指令同時將PC寄存器的內容復制到LR寄存器中。 BLX（1）指令屬于無條件執行的指令。 第2種格式的BLX指令記作BLX（2）。BLX（2）指令從ARM指令集跳轉到指令中指定的目標地址，目標地址的指令可以是ARM指令，也可以是Thumb指令。目標地址放在指令中的寄存器＜dest＞中，該地址的bit［0］值為0，目標地址處的指令類型由CPSR中的T位決定。該指令同時將PC寄存器的內容復制到LR寄存器中。 （4）BX 帶狀態切換的跳轉指令 BX（條件） （dest） BX指令跳轉到指令中指定的目標地址，目標地址處的指令可以是ARM指令，也可以是Thumb指令。目標地址值為指令的值和0xFl·FFFFFF做“與”操作的結果，目標地址處的指令類型由寄存器決定。
上傳時間： 2014-12-27
上傳用戶：laomv123
用單片機AT89C51改造普通雙桶洗衣機：AT89C2051作為AT89C51的簡化版雖然去掉了P0、P2等端口，使I/O口減少了，但是卻增加了一個電壓比較器，因此其功能在某些方面反而有所增強，如能用來處理模擬量、進行簡單的模數轉換等。本文利用這一功能設計了一個數字電容表，可測量容量小于2微法的電容器的容量，采用3位半數字顯示，最大顯示值為1999，讀數單位統一采用毫微法（nf），量程分四檔，讀數分別乘以相應的倍率。電路工作原理 本數字電容表以電容器的充電規律作為測量依據，測試原理見圖1。電源電路圖。 壓E+經電阻R給被測電容CX充電，CX兩端原電壓隨充電時間的增加而上升。當充電時間t等于RC時間常數τ時，CX兩端電壓約為電源電壓的63.2%，即0.632E+。數字電容表就是以該電壓作為測試基準電壓，測量電容器充電達到該電壓的時間，便能知道電容器的容量。例如，設電阻R的阻值為1千歐，CX兩端電壓上升到0.632E+所需的時間為1毫秒，那么由公式τ=RC可知CX的容量為1微法。 測量電路如圖2所示。A為AT89C2051內部構造的電壓比較器，AT89C2051 圖2 的P1.0和P1.1口除了作I/O口外，還有一個功能是作為電壓比較器的輸入端，P1.0為同相輸入端，P1.1為反相輸入端，電壓比較器的比較結果存入P3.6口對應的寄存器，P3.6口在AT89C2051外部無引腳。電壓比較器的基準電壓設定為0.632E+，在CX兩端電壓從0升到0.632E+的過程中，P3.6口輸出為0，當電池電壓CX兩端電壓一旦超過0.632E+時，P3.6口輸出變為1。以P3.6口的輸出電平為依據，用AT89C2051內部的定時器T0對充電時間進行計數，再將計數結果顯示出來即得出測量結果。整機電路見圖3。電路由單片機電路、電容充電測量電路和數碼顯示電路等 圖3 部分組成。AT89C2051內部的電壓比較器和電阻R2-R7等組成測量電路，其中R2-R5為量程電阻，由波段開關S1選擇使用，電壓比較器的基準電壓由5V電源電壓經R6、RP1、R7分壓后得到，調節RP1可調整基準電壓。當P1.2口在程序的控制下輸出高電平時，電容CX即開始充電。量程電阻R2-R5每檔以10倍遞減，故每檔顯示讀數以10倍遞增。由于單片機內部P1.2口的上拉電阻經實測約為200K，其輸出電平不能作為充電電壓用，故用R5兼作其上拉電阻，由于其它三個充電電阻和R5是串聯關系，因此R2、R3、R4應由標準值減去1K，分別為999K、99K、9K。由于999K和1M相對誤差較小，所以R2還是取1M。數碼管DS1-DS4、電阻R8-R14等組成數碼顯示電路。本機采用動態掃描顯示的方式，用軟件對字形碼譯碼。P3.0-P3.5、P3.7口作數碼顯示七段筆劃字形碼的輸出，P1.3-P1.6口作四個數碼管的動態掃描位驅動碼輸出。這里采用了共陰數碼管，由于AT89C2051的P1.3-P1.6口有25mA的下拉電流能力，所以不用三極管就能驅動數碼管。R8-R14為P3.0-P3.5、P3.7口的上拉電阻，用以驅動數碼管的各字段，當P3的某一端口輸出低電平時其對應的字段筆劃不點亮，而當其輸出高電平時，則對應的上拉電阻即能點亮相應的字段筆劃。
上傳時間： 2013-12-31
上傳用戶：ming529
一、實驗目的１．掌握定時/計數器、輸入/輸出接口電路設計方法。 ２．掌握中斷控制編程技術的方法和應用。３．掌握8086匯編語言程序設計方法。 二、實驗內容與要求 微機燈光控制系統主要用于娛樂場所的彩燈控制。系統的彩燈共有12組，在實驗時用12個發光二極管模擬。1. 基本要求：燈光控制共有8種模式，如12個燈依次點亮；12個燈同時閃爍等八種。系統可以通過鍵盤和顯示屏的人機對話，將8種模式進行任意個數、任意次序的連接組合。系統不斷重復執行輸入的模式組合，直至鍵盤有任意一個鍵按下，退出燈光控制系統，返回DOS系統。2. 提高要求：音樂彩燈控制系統，根據音樂的變化控制彩燈的變化，主要有以下幾種：第一種為音樂節奏控制彩燈，按音樂的節拍變換彩燈花樣。第二種音律的強弱（信號幅度大小）控制彩燈。強音時，燈的亮度加大，且被點亮的數目增多。第三種按音調高低（信號頻率高低）控制彩燈。低音時，某一部分燈點亮；高音時，另一部分點亮。 三、實驗報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、設計原理我們以背景霓虹燈的一種顯示效果為例，介紹控制霓虹燈顯示的基本原理。設有一排 n 段水平排列的霓虹燈，某種顯示方式為從左到右每0.2 秒逐個點亮。其控制過程如下： 若以“ 1 ”代表霓虹燈點亮，以“ 0 ”代表霓虹燈熄滅，則開始時刻， n 段霓虹燈的控制信號均為“ 0 ”，隨后，控制器將一幀 n 個數據送至 n 段霓虹燈的控制端，其中，最左邊的一段霓虹燈對應的控制數據為“ 1 ”，其余的數據均為零，即 1000 … 000 。當 n 個數據送完以后，控制器停止送數，保留這種狀態（定時） 0.2 秒，此時，第 1 段霓虹燈被點亮，其余霓虹燈熄滅。隨后，控制器又在極短的時間內將數據 1100 … 000 送至霓虹燈的控制端，并定時 0.2 秒，這段時間，前兩段霓虹燈被點亮。由于送數據的過程很快，我們觀測到的效果是第一段霓虹燈被點亮 0.2 秒后，第 2 段霓虹燈接著被點亮，即每隔 0.2 秒顯示一幀圖樣。如此下去，最后控制器將數據 1111 … 111 送至 n 段霓虹燈的控制端，則 n 段霓虹燈被全部點亮。 只要改變送至每段霓虹燈的數據，即可改變霓虹燈的顯示方式，顯然，我們可以通過合理地組合數據（編程）來得到霓虹燈的不同顯示方式。 五、總體方案論證分析系統設計思路如下：1) 采集8位開關輸入信號，若輸入數據為0時，將其修改為1。確定輸入的硬件接口電路。采樣輸入開關量，并存入NUM的軟件程序段。2) 以12個燈依次點亮為例(即燈光控制模式M1)，考慮與其相應的燈光顯示代碼數據。確定顯示代碼數據輸出的接口電路。輸出一個同期顯示代碼的軟件程序段（暫不考慮時隙的延時要求）。3) 應用定時中斷服務和NUM數據，實現t＝N×50ms的方法。4) 實現某一種模式燈光顯示控制中12個時隙一個周期，共重復四次的控制方法。要求在初始化時采樣開關輸入數據NUM，并以此控制每一時隙的延時時間；在每一時隙結束時，檢查有無鍵按下，若是退出鍵按下，則結束燈光控制，返回DOS系統，若是其他鍵就返回主菜單，重新輸入控制模式數據。5) 通過人機對話，輸入8種燈光顯示控制模式的任意個數、任意次序連接組合的控制模式數據串（以ENTER鍵結尾）。對輸入的數據進行檢查，若數據都在1 - 8之間，則存入INBUF；若有錯誤，則通過屏幕顯示輸入錯誤，準備重新輸入燈光顯示控制模式數據。6) 依次讀取INBUF中的控制模式數據進行不同模式的燈光顯示控制，在沒有任意鍵按下的情況下，系統從第一個控制模式數據開始，順序工作到最后一個控制模式數據后，又返回到第一個控制模式數據，不斷重復循環進行燈光顯示控制。7) 本系統的軟件在總體上有兩部份，即主程序（MAIN）和實時中斷服務程序（INTT）。討論以功能明確、相互界面分割清晰的軟件程序模塊化設計方法。即確定有關功能模塊，并畫出以功能模塊表示的主程序（MAIN）流程框圖和定時中斷服務程序的流程框圖。 六、硬件電路設計 以微機實驗平臺和PC機資源為硬件設計的基礎,不需要外加電路。主要利用了以下的資源：1．8255并行口電路8255并行口電路主要負責數據的輸入與輸出，可以輸出數據控制發光二極管的亮滅和讀取乒乓開關的數據。實驗時可以將8255的A口、B口和一組發光二極管相連，C口和乒乓開關相連。2．8253定時/計數器8253定時/計數器和8259中斷控制器一起實現時隙定時。本設計的定時就是采用的t＝N×50ms的方法，50ms由8253定時/計數器的計數器0控制定時，N是在中斷服務程序中軟件計時。8253的OUT0接到IRQ2，產生中斷請求信號。8253定時/計數器定時結束會發出中斷信號，進入中斷服務程序。3．PC機資源本設計除了利用PC機作為控制器之外，還利用了PC機的鍵盤和顯示器。鍵盤主要是輸入控制模式數據，顯示器就是顯示提示信息。 七、軟件設計 軟件主要分為主程序（MAIN）和中斷服務程序（INTT），主程序包含系統初始化、讀取乒乓開關、讀取控制模式數據以及按鍵處理等模塊。中斷服務程序主要是定時時間到后根據控制模式數據點亮相應的發光二極管。1．主程序主程序的程序流程圖如圖1所示。
上傳時間： 2014-04-05
上傳用戶：q986086481
單片機音樂中音調和節拍的確定方法:調號-音樂上指用以確定樂曲主音高度的符號。很明顯一個八度就有12個半音。A、B、C、D、E、F、G。經過聲學家的研究，全世界都用這些字母來表示固定的音高。比如，A這個音，標準的音高為每秒鐘振動440周。 升C調：1＝#C，也就是降D調：1＝BD；277（頻率）升D調：1＝#D，也就是降E調：1＝BE；311升F調：1＝#F，也就是降G調：1＝BG；369升G調：1＝#G，也就是降A調：1＝BA；415升A調：1＝#A，也就是降B調：1＝BB。466,C 262 #C277 D 294 #D(bE)311 E 330 F 349 #F369 G 392 #G415A 440. #A466 B 494 所謂1＝A，就是說，這首歌曲的“導”要唱得同A一樣高，人們也把這首歌曲叫做A調歌曲，或叫“唱A調”。1＝C，就是說，這首歌曲的“導”要唱得同C一樣高，或者說“這歌曲唱C調”。同樣是“導”，不同的調唱起來的高低是不一樣的。各調的對應的標準頻率為： 單片機演奏音樂時音調和節拍的確定方法 經常看到一些剛學單片機的朋友對單片機演奏音樂比較有興趣，本人也曾是這樣。在此，本人將就這方面的知識做一些簡介，但愿能對單片機演奏音樂比較有興趣而又不知其解的朋友能有所啟迪。 一般說來，單片機演奏音樂基本都是單音頻率，它不包含相應幅度的諧波頻率，也就是說不能象電子琴那樣能奏出多種音色的聲音。因此單片機奏樂只需弄清楚兩個概念即可，也就是“音調”和“節拍”。音調表示一個音符唱多高的頻率，節拍表示一個音符唱多長的時間。 在音樂中所謂“音調”，其實就是我們常說的“音高”。在音樂中常把中央C上方的A音定為標準音高，其頻率f=440Hz。當兩個聲音信號的頻率相差一倍時，也即f2=2f1時，則稱f2比f1高一個倍頻程, 在音樂中1（do）與 ，2（來）與 ……正好相差一個倍頻程，在音樂學中稱它相差一個八度音。在一個八度音內，有12個半音。以1—i八音區為例， 12個半音是：1—＃1、＃1—2、2—＃2、＃2—3、3—4、4—＃4，＃4—5、5一＃5、＃5—6、6—＃6、＃6—7、7—i。這12個音階的分度基本上是以對數關系來劃分的。如果我們只要知道了這十二個音符的音高，也就是其基本音調的頻率，我們就可根據倍頻程的關系得到其他音符基本音調的頻率。 知道了一個音符的頻率后，怎樣讓單片機發出相應頻率的聲音呢？一般說來，常采用的方法就是通過單片機的定時器定時中斷，將單片機上對應蜂鳴器的I/O口來回取反，或者說來回清零，置位，從而讓蜂鳴器發出聲音，為了讓單片機發出不同頻率的聲音，我們只需將定時器予置不同的定時值就可實現。那么怎樣確定一個頻率所對應的定時器的定時值呢？以標準音高A為例： A的頻率f = 440 Hz,其對應的周期為：T = 1/ f = 1/440 =2272μs 由上圖可知,單片機上對應蜂鳴器的I/O口來回取反的時間應為：t = T/2 = 2272/2 = 1136μs這個時間t也就是單片機上定時器應有的中斷觸發時間。一般情況下，單片機奏樂時，其定時器為工作方式1，它以振蕩器的十二分頻信號為計數脈沖。設振蕩器頻率為f0，則定時器的予置初值由下式來確定： t = 12 *（TALL – THL）/ f0 式中TALL = 216 = 65536,THL為定時器待確定的計數初值。因此定時器的高低計數器的初值為： TH = THL / 256 = ( TALL – t* f0/12) / 256 TL = THL % 256 = ( TALL – t* f0/12) %256 將t=1136μs代入上面兩式（注意：計算時應將時間和頻率的單位換算一致），即可求出標準音高A在單片機晶振頻率f0=12Mhz，定時器在工作方式1下的定時器高低計數器的予置初值為 ： TH440Hz = (65536 – 1136 * 12/12) /256 = FBH TL440Hz = (65536 – 1136 * 12/12)%256 = 90H根據上面的求解方法，我們就可求出其他音調相應的計數器的予置初值。 音符的節拍我們可以舉例來說明。在一張樂譜中，我們經常會看到這樣的表達式，如1=C 、1=G …… 等等，這里1=C,1=G表示樂譜的曲調，和我們前面所談的音調有很大的關聯， 、 就是用來表示節拍的。以 為例加以說明，它表示樂譜中以四分音符為節拍，每一小結有三拍。比如： 其中1 、2 為一拍，3、4、5為一拍，6為一拍共三拍。1 、2的時長為四分音符的一半，即為八分音符長，3、4的時長為八分音符的一半，即為十六分音符長，5的時長為四分音符的一半，即為八分音符長，6的時長為四分音符長。那么一拍到底該唱多長呢？一般說來，如果樂曲沒有特殊說明，一拍的時長大約為400—500ms 。我們以一拍的時長為400ms為例，則當以四分音符為節拍時，四分音符的時長就為400ms，八分音符的時長就為200ms，十六分音符的時長就為100ms。可見，在單片機上控制一個音符唱多長可采用循環延時的方法來實現。首先，我們確定一個基本時長的延時程序，比如說以十六分音符的時長為基本延時時間，那么，對于一個音符，如果它為十六分音符，則只需調用一次延時程序，如果它為八分音符，則只需調用二次延時程序，如果它為四分音符，則只需調用四次延時程序，依次類推。通過上面關于一個音符音調和節拍的確定方法，我們就可以在單片機上實現演奏音樂了。具體的實現方法為：將樂譜中的每個音符的音調及節拍變換成相應的音調參數和節拍參數，將他們做成數據表格，存放在存儲器中，通過程序取出一個音符的相關參數，播放該音符，該音符唱完后，接著取出下一個音符的相關參數……，如此直到播放完畢最后一個音符，根據需要也可循環不停地播放整個樂曲。另外，對于樂曲中的休止符，一般將其音調參數設為FFH，FFH，其節拍參數與其他音符的節拍參數確定方法一致，樂曲結束用節拍參數為00H來表示。下面給出部分音符（三個八度音）的頻率以及以單片機晶振頻率f0=12Mhz，定時器在工作方式1下的定時器高低計數器的予置初值 ： C調音符 頻率Hz 262 277 293 311 329 349 370 392 415 440 466 494TH/TL F88B F8F2 F95B F9B7 FA14 FA66 FAB9 FB03 FB4A FB8F FBCF FC0BC調音符 1 1# 2 2# 3 4 4# 5 5# 6 6# 7頻率Hz 523 553 586 621 658 697 739 783 830 879 931 987TH/TL FC43 FC78 FCAB FCDB FD08 FD33 FD5B FD81 FDA5 FDC7 FDE7 FE05C調音符 頻率Hz 1045 1106 1171 1241 1316 1393 1476 1563 1658 1755 1860 1971TH/TL FB21 FE3C FE55 FE6D FE84 FE99 FEAD FEC0 FE02 FEE3 FEF3 FF02
上傳時間： 2013-10-20
上傳用戶：哈哈haha
九.輸入/輸出保護為了支持多任務，80386不僅要有效地實現任務隔離，而且還要有效地控制各任務的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現輸入/輸出保護。 1.I/O敏感指令輸入輸出特權級(I/O Privilege Level)規定了可以執行所有與I/O相關的指令和訪問I/O空間中所有地址的最外層特權級。IOPL的值在如下圖所示的標志寄存器中。 標 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規定了I/O空間中的哪些地址可以由在任何特權級執行的程序所訪問。I/O許可位圖在任務狀態段TSS中。 I/O敏感指令 指令 功能 保護方式下的執行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數據 CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數據 CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關，并且只有在滿足所列條件時才可以執行，所以把它們稱為I/O敏感指令。從表中可見，當前特權級不在I/O特權級外層時，可以正常執行所列的全部I/O敏感指令；當特權級在I/O特權級外層時，執行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執行要根據訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執行，那么將引起出錯碼為0的通用保護異常。 由于每個任務使用各自的EFLAGS值和擁有自己的TSS，所以每個任務可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權級3執行的應用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務甲的應用程序訪問部分I/O地址，只允許任務乙的應用程序訪問另一部分I/O地址，以避免任務甲和任務乙在訪問I/O地址時發生沖突，從而避免任務甲和任務乙使用使用獨享設備時發生沖突。 因此，在IOPL的基礎上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應一個I/O地址，位串的第0位對應I/O地址0，位串的第n位對應I/O地址n。如果位串中的第位為0，那么對應的I/O地址m可以由在任何特權級執行的程序訪問；否則對應的I/O地址m只能由在IOPL特權級或更內層特權級執行的程序訪問。如果在I/O外層特權級執行的程序訪問位串中位值為1的位所對應的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據I/O位圖決定是否可訪問I/O地址的情況下，當一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應的I/O許可位圖中的位都為0時，該I/O指令才能被正常執行，如果對應位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節。一個任務實際需要使用的I/O許可位圖大小通常要遠小于這個數目。 當前任務使用的I/O許可位圖存儲在當前任務TSS中低端的64K字節內。I/O許可位圖總以字節為單位存儲，所以位串所含的位數總被認為是8的倍數。從前文中所述的TSS格式可見，TSS內偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節，所以開始偏移應小于56K，但必須大于等于104，因為TSS中前104字節為TSS的固定格式，用于保存任務的狀態。 1.I/O訪問許可檢查細節保護模式下處理器在執行I/O指令時進行許可檢查的細節如下所示。 (1)若CPL<=IOPL，則直接轉步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應位所在字節在I/O許可位圖內的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應位在字節中的第幾位；(5)把字節偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應字節及下一個字節；(7)把讀出的兩個字節與屏蔽碼進行與運算，若結果不為0表示檢查未通過，則產生出錯碼為0的通用保護故障；(8)進行I/O訪問。設某一任務的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應I/O端口00H—3FH DB 10000000B ;對應I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應I/O端口50H—0FFFFH DB 0FFH ;位圖結束字節TSSLen = $TSSSEG ENDS 再假設IOPL=1，CPL=3。那么如下I/O指令有些能正常執行，有些會引起通用保護異常： in al,21h ;(1)正常執行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執行 out 20h,eax ;(6)正常執行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執行 由上述I/O許可檢查的細節可見，不論是否必要，當進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節。目的是為了盡快地執行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節的最高位，高位是下一個字節的最低位。可見即使只要檢查兩個位，也可能需要讀取兩個字節。另一方面，最多檢查四個連續的位，即最多也只需讀取兩個字節。所以每次要讀取兩個字節。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節時產生越界，必須在I/O許可位圖的最后填加一個全1的字節，即0FFH。此全1的字節應填加在最后一個位圖字節之后，TSS界限范圍之前，即讓填加的全1字節在TSS界限之內。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節，I/O許可檢查全部根據全部根據該位圖進行。當TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節，于是對較小I/O地址訪問的許可檢查根據位圖進行，而對較大I/O地址訪問的許可檢查總被認為不可訪問而引起通用保護故障。因為這時會發生字節越界而引起通用保護異常，所以在這種情況下，可認為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標志保護輸入輸出的保護與存儲在標志寄存器EFLAGS中的IOPL密切相關，顯然不能允許隨便地改變IOPL，否則就不能有效地實現輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權級執行的程序才能執行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權級下對這三個字段的處理情況。 不同特權級對標志寄存器特殊字段的處理 特權級 VM標志字段 IOPL標志字段 IF標志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權級0執行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內層特權級執行的程序才可以修改IF位。與CLI和STI指令不同，在特權級不滿足上述條件的情況下，當執行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權指令引起的異常；使用段間調用指令CALL通過任務門調用任務，實現任務嵌套。 1.演示步驟實例演示的內容比較豐富，具體演示步驟如下：(1)在實模式下做必要準備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務的TSS段描述符裝入TR，并設置演示任務的堆棧；(3)進入演示代碼段，演示代碼段的特權級是0；(4)通過任務門調用測試任務1。測試任務1能夠順利進行；(5)通過任務門調用測試任務2。測試任務2演示由于違反I/O許可位圖規定而導致通用保護異常；(6)通過任務門調用測試任務3。測試任務3演示I/O敏感指令如何引起通用保護異常；(7)通過任務門調用測試任務4。測試任務4演示特權指令如何引起通用保護異常；(8)從演示代碼轉臨時代碼，準備返回實模式；(9)返回實模式，并作結束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
單片機應用系統抗干擾技術:第1章 電磁干擾控制基礎. 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設計3 1.2.3 電磁兼容性常用術語4 1.2.4 電磁兼容性標準6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數模型9 1.4.2 分布參數模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導耦合14 1.5.2 感應耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠場耦合）15 1.6 單片機應用系統電磁干擾控制的一般方法16 第2章 數字信號耦合與傳輸機理 2.1 數字信號與電磁干擾18 2.1.1 數字信號的開關速度與頻譜18 2.1.2 開關暫態電源尖峰電流噪聲22 2.1.3 開關暫態接地反沖噪聲24 2.1.4 高速數字電路的EMI特點25 2.2 導線阻抗與線間耦合27 2.2.1 導體交直流電阻的計算27 2.2.2 導體電感量的計算29 2.2.3 導體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數學描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復性與阻抗匹配44 2.4 數字信號傳輸過程中的畸變45 2.4.1 信號傳輸的入射畸變45 2.4.2 信號傳輸的反射畸變46 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設計59 3.1.1 元件的選擇準則59 3.1.2 元件的降額設計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數字集成電路的抗干擾性能78 3.5.4 CMOS數字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術 4.1 屏蔽技術88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設計要點113 4.2 接地技術114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結構164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結構165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應用168 4.7 信號線間的串擾及抑制169 4.7.1 線間串擾分析169 4.7.2 線間串擾的抑制173 4.8 信號線的選擇與敷設174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導線的阻抗分析175 4.8.4 信號線的敷設176 4.9 漏電干擾的防止措施177 4.10 抑制數字信號噪聲常用硬件措施177 4.10.1 數字信號負傳輸方式178 4.10.2 提高數字信號的電壓等級178 4.10.3 數字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應用系統186 5.1.2 低功耗單片機最小應用系統187 5.2 總線的可靠性設計191 5.2.1 總線驅動器191 5.2.2 總線的負載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數字輸入端的噪聲抑制194 5.3.3 數字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復位電路設計201 5.6.1 復位電路RC參數的選擇201 5.6.2 復位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復位205 5.7 單片機系統的中斷保護問題205 5.7.1 80C51單片機的中斷機構205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數據掉電保護207 5.8.1 片內RAM數據保護207 5.8.2 利用雙片選的外RAM數據保護207 5.8.3 利用DS1210實現外RAM數據保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術215 5.9.1 由單穩態電路實現看門狗電路216 5.9.2 利用單片機片內定時器實現軟件看門狗217 5.9.3 軟硬件結合的看門狗技術219 5.9.4 單片機內配置看門狗電路221 5.10 微處理器監控器223 5.10.1 微處理器監控器MAX703～709/813L223 5.10.2 微處理器監控器MAX791227 5.10.3 微處理器監控器MAX807231 5.10.4 微處理器監控器MAX690A/MAX692A234 5.10.5 微處理器監控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數字電位器及其應用336 6.7.1 非易失性數字電位器x9221336 6.7.2 非易失性數字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉換器芯片提供基準電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設計 7.1 D/A、A/D轉換器的干擾源357 7.2 D/A轉換原理及抗干擾分析358 7.2.1 T型電阻D/A轉換器359 7.2.2 基準電源精度要求361 7.2.3 D/A轉換器的尖峰干擾362 7.3 典型D/A轉換器與單片機接口363 7.3.1 并行12位D/A轉換器AD667363 7.3.2 串行12位D/A轉換器MAX5154370 7.4 D/A轉換器與單片機的光電接口電路377 7.5 A/D轉換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉換器MAX 197394 7.6.3 雙積分式A/D轉換器5G14433399 7.6.4 V/F轉換器AD 652在A/D轉換器中的應用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關配置與抗干擾技術413 7.9 D/A、A/D轉換器的電源、接地與布線416 7.10 精密基準電壓電路與噪聲抑制416 7.10.1 基準電壓電路原理417 7.10.2 引腳可編程精密基準電壓源AD584418 7.10.3 埋入式齊納二極管基準AD588420 7.10.4 低漂移電壓基準MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準電路430 第8章 功率接口與抗干擾設計 8.1 功率驅動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發雙向晶閘管驅動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅動接口438 8.2.2 繼電器—接觸器輸出驅動電路439 8.2.3 光電耦合器—晶閘管輸出驅動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負載的接口電路441 8.2.6 單片機與大功率三相負載間的接口電路442 8.3 感性負載電路噪聲的抑制442 8.3.1 交直流感性負載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發的幾種形式445 8.3.3 利用晶閘管抑制感性負載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態繼電器451 8.5.1 固態繼電器的原理和結構451 8.5.2 主要參數與選用452 8.5.3 交流固態繼電器的使用454 第9章 人機對話單元配置與抗干擾設計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構造與特點458 9.3 LED的驅動方式459 9.3.1 采用限流電阻的驅動方式459 9.3.2 采用LM317的驅動方式460 9.3.3 串聯二極管壓降驅動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅動器ICM 7218B463 9.4.2 串行LED顯示驅動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態顯示接口的抗干擾502 9.5.2 LED動態顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術508 9.6.1 并行打印機標準接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設計510 9.6.4 提高數據傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯型直流穩壓電源配置與抗干擾556 10.7.3 集成穩壓器使用中的保護557 10.8 開關電源干擾的抑制措施559 10.8.1 開關噪聲的分類559 10.8.2 開關電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關消除瞬態干擾設計方案564 第11章 印制電路板的抗干擾設計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標準與電性能571 11.1.4 覆銅板的主要特點和應用583 11.2 印制板布線設計基礎585 11.2.1 印制板導線的阻抗計算585 11.2.2 PCB布線結構和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設計590 11.3.1 降低接地阻抗的設計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串擾控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結構與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復處理程序613 12.4.1 上電標志設定614 12.4.2 RAM中數據冗余保護與糾錯616 12.4.3 軟件復位與中斷激活標志617 12.4.4 程序失控后恢復運行的方法618 12.5 數字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關量輸入/輸出軟件抗干擾設計629 12.7.1 開關量輸入軟件抗干擾措施629 12.7.2 開關量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
上傳時間： 2013-10-20
上傳用戶：xdqm
針對電液比例位置控制系統由于非線性和死區特性在實際控制中難以得到滿意的控制效果的現狀，本研究采用T-S模糊控制理論的原理設計了T-S模糊控制器對電液比例位置控制系統進行控制。并以Matlab為平臺進行了仿真實驗。仿真結果表明采用T-S模糊控制的電液比例位置控制系統具有較好的控制效果
上傳時間： 2013-11-13
上傳用戶：daoxiang126
