在C8051F系列單片機(jī)中集成有多通道8位、10位、12位或16位的SAR型ADC，能夠滿(mǎn)足大多數(shù)數(shù)據(jù)采集的應(yīng)用需求；集成跟蹤和保持電路；集成模擬多路復(fù)用器(AMUX)。 采樣頻率從100ksps到1Msps。 片內(nèi)溫度傳感器可直接配置到ADC的輸入端。 C8051F04x系列集成可編程增益放大器(PGA)和高電壓差分放大器(HVDA)，可接受60V的差動(dòng)模擬電壓輸入。 集成越限檢測(cè)器，可監(jiān)視模擬量的變化范圍，越限能產(chǎn)生中斷。 C8051F06x系列集成DMA接口，提高對(duì)轉(zhuǎn)換結(jié)果的讀取效率。 ADC轉(zhuǎn)換啟動(dòng)方式：軟件設(shè)置寄存器位啟動(dòng)；定時(shí)器溢出啟動(dòng)；外部管腳信號(hào)啟動(dòng)。
標(biāo)簽： C8051F 單片機(jī)應(yīng)用
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：jx_wwq
MedWin V3.0Beta2集成開(kāi)發(fā)環(huán)境是來(lái)自萬(wàn)利電子公司的51開(kāi)發(fā)環(huán)境.支持ME-3200仿真器和8051的模擬仿真。這是國(guó)內(nèi)自行開(kāi)發(fā)的,擁有自主版權(quán)的51編譯器.
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：brilliantchen
《DSP集成開(kāi)發(fā)環(huán)境CCS開(kāi)發(fā)指南》教材，簡(jiǎn)體中文.part1
標(biāo)簽： part DSP CCS 集成開(kāi)發(fā)環(huán)境
上傳時(shí)間： 2013-11-23
上傳用戶(hù)：破曉sunshine
CCS工作在Windows操作系統(tǒng)下，類(lèi)似于VC++的集成開(kāi)發(fā)環(huán)境，采用圖形接口界面，有編輯工具和工程管理工具。它將匯編器、鏈接器、C/C++編譯器、建庫(kù)工具等集成在一個(gè)統(tǒng)一的開(kāi)發(fā)平臺(tái)中。
標(biāo)簽： DSP CCS 集成開(kāi)發(fā)環(huán)境
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：阿四AIR
Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過(guò)90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類(lèi)似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線(xiàn)，無(wú)需再使用會(huì)造成時(shí)延的流水線(xiàn)，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問(wèn)題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開(kāi)啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：皇族傳媒
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫(xiě)的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：zhyfjj
我國(guó)的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線(xiàn)路以光纖作為主要的傳輸通道。與光纖相關(guān)的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號(hào)在通信過(guò)程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對(duì)單模光纖高速和長(zhǎng)距離通信的影響尤為突出。因此應(yīng)現(xiàn)代光纖通信技術(shù)網(wǎng)的高速發(fā)展的需要，把當(dāng)前流行的FPGA技術(shù)應(yīng)用到單模光纖的偏振模色散的自適應(yīng)補(bǔ)償技術(shù)中，用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，可以大大提高光纖的偏振模色散自適應(yīng)補(bǔ)償對(duì)實(shí)時(shí)性和穩(wěn)定性的要求。
標(biāo)簽： FPGA 偏振模 仿真 補(bǔ)償技術(shù)
上傳時(shí)間： 2013-11-15
上傳用戶(hù)：zhaiye
為了能實(shí)時(shí)監(jiān)控?zé)o人機(jī)的狀態(tài)和提高無(wú)人機(jī)的安全可靠性，本設(shè)計(jì)利用FPGA高速率、豐富的片上資源和靈活的設(shè)計(jì)接口，設(shè)計(jì)了一套無(wú)人機(jī)多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無(wú)人機(jī)不同位置的攝像機(jī)所采集的視頻信息，傳送給地面站控制設(shè)備，并在同一臺(tái)顯示器上實(shí)現(xiàn)同步顯示的功能。仿真結(jié)果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實(shí)時(shí)性、和高清度，確保無(wú)人機(jī)完成偵查任務(wù)。
標(biāo)簽： FPGA 無(wú)人機(jī) 多路 視頻監(jiān)控
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：cxl274287265
系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號(hào)輸入模塊 ， 視頻信號(hào)處 理模 塊和視頻信號(hào)輸出模塊等 3個(gè)部分組成。各個(gè)模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號(hào) 轉(zhuǎn) 換成 數(shù) 字 信 號(hào) 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對(duì)輸入 的數(shù)字視頻信號(hào)進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出到顯示器。
標(biāo)簽： FPGA 視頻圖像 畫(huà)面分割器
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：shawvi
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫(huà)面分割的要求對(duì)視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過(guò)視頻編碼芯片轉(zhuǎn)換成模擬信號(hào)輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫(huà)面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢(shì)，應(yīng)用靈活的的多路視頻信號(hào)的合成技術(shù)和數(shù)字圖像處理算法，實(shí)現(xiàn)實(shí)時(shí)處理多路視頻數(shù)據(jù)。
上傳時(shí)間： 2014-12-05
上傳用戶(hù)：jiangfire
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
