AD9851由并行控制方式設(shè)置成串行控制方式的單片機(jī)代碼（基于ATMEGA16,只須根據(jù)實(shí)際電路改變相應(yīng)的引腳連接）
上傳時(shí)間： 2016-12-21
上傳用戶：sunjet
PIC單片機(jī)（Peripheral Interface Controller）是一種用來(lái)開發(fā)的去控制外圍設(shè)備的集成電路（IC）。一種具有分散作用（多任務(wù)）功能的CPU。與人類相比，大腦就是CPU，PIC 共享的部分相當(dāng)于人的神經(jīng)系統(tǒng)。
標(biāo)簽： Controller Peripheral Interface PIC
上傳時(shí)間： 2013-12-18
上傳用戶：壞壞的華仔
用RC4算法實(shí)現(xiàn)控制臺(tái)對(duì)所有文件（任意類型的文件）的加解密（注意明文和密文都以文件形式存在）
上傳時(shí)間： 2017-02-05
上傳用戶：lanjisu111
1－中國(guó)金融集成電路（IC）卡電子錢包電子存折卡片規(guī)范.doc
上傳時(shí)間： 2017-05-28
上傳用戶：450976175
中國(guó)石化加油IC卡工程加油站卡機(jī)聯(lián)動(dòng)電腦加油機(jī)與監(jiān)控PC機(jī)通訊數(shù)據(jù)接口協(xié)議（ 試行稿V1.1 ）
標(biāo)簽： IC卡 工程 加油站 加油機(jī) PC機(jī) 協(xié)議 數(shù)據(jù)接口 監(jiān)控
上傳時(shí)間： 2017-02-21
上傳用戶：wangbo309
I2C 總線包括了兩條串行總線（時(shí)鐘線SCL 和數(shù)據(jù)線SDA），通過這兩條總線能實(shí)現(xiàn)多個(gè)芯片之間的通信。在互相連接的芯片中，至少有一個(gè)芯片作為總線控制器，而其它芯片則作為從控制器。在本應(yīng)用說(shuō)明中，介紹了用Holtek 的八位RISC 結(jié)構(gòu)的單片機(jī)作為單總線控制器的軟件實(shí)現(xiàn)的方法。在本文的示例中，采用了一片EEPROM（型號(hào)HT24LC02，2Kbit）作為從控制器參與測(cè)試。電路說(shuō)明：HT24LC02 的A0、A1、A2、VSS、WP 引腳接地，VCC 接+5V，SCL 接PA3，SDA 接PA2使用說(shuō)明：例程中先向eeprom 中寫數(shù)據(jù)，寫完后，再將eeprom 中內(nèi)容讀出來(lái)，并將讀出數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不相等程序跳到fail_out 中；若相等，最后程序跳到ok_end 中。本說(shuō)明中提供了一個(gè)源文件OP_HT24.ASM 和一個(gè)包含文件HT24.ASM。在應(yīng)用時(shí)，要將OP_HT24.ASM 文件添加到用戶的project 中，并修改HT24.INC 文件中的變量設(shè)置，以建立SCL/SDA引腳來(lái)與用戶的應(yīng)用電路相匹配。
上傳時(shí)間： 2013-10-19
上傳用戶：ming52900
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來(lái)觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來(lái)觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
平凡的單片機(jī),MCS-51單片機(jī)教程 1、何謂單片機(jī) 一臺(tái)能夠工作的計(jì)算機(jī)要有這樣幾個(gè)部份構(gòu)成：CPU（進(jìn)行運(yùn)算、控制）、RAM（數(shù)據(jù)存儲(chǔ)）、ROM（程序存儲(chǔ)）、輸入/輸出設(shè)備（例如：串行口、并行輸出口等）。在個(gè)人計(jì)算機(jī)上這些部份被分成若干塊芯片，安裝一個(gè)稱之為主板的印刷線路板上。而在單片機(jī)中，這些部份，全部被做到一塊集成電路芯片中了，所以就稱為單片（單芯片）機(jī)，而且有一些單片機(jī)中除了上述部份外，還集成了其它部份如A/D，D/A等。
上傳時(shí)間： 2016-04-11
上傳用戶：sk5201314
電動(dòng)車從起跑線出發(fā)（車體不得超過起跑線），沿引導(dǎo)線到達(dá)B點(diǎn)。在“直道區(qū)”鋪設(shè)的白紙下沿引導(dǎo)線埋有1~3塊寬度為15cm、長(zhǎng)度不等的薄鐵片。電動(dòng)車檢測(cè)到薄鐵片時(shí)需立即發(fā)出聲光指示信息，并實(shí)時(shí)存儲(chǔ)、顯示在“直道區(qū)”檢測(cè)到的薄鐵片數(shù)目。 （2）電動(dòng)車到達(dá)B點(diǎn)以后進(jìn)入“彎道區(qū)”，沿圓弧引導(dǎo)線到達(dá)C點(diǎn)（也可脫離圓弧引導(dǎo)線到達(dá)C點(diǎn)）。C點(diǎn)下埋有邊長(zhǎng)為15cm的正方形薄鐵片，要求電動(dòng)車到達(dá)C點(diǎn)檢測(cè)到薄鐵片后在C點(diǎn)處停車5秒，停車期間發(fā)出斷續(xù)的聲光信息。 （3）電動(dòng)車在光源的引導(dǎo)下，通過障礙區(qū)進(jìn)入停車區(qū)并到達(dá)車庫(kù)。電動(dòng)車必須在兩個(gè)障礙物之間通過且不得與其接觸。 （4）電動(dòng)車完成上述任務(wù)后應(yīng)立即停車，但全程行駛時(shí)間不能大于90秒，行駛時(shí)間達(dá)到90秒時(shí)必須立即自動(dòng)停車。
標(biāo)簽： 電動(dòng)車
上傳時(shí)間： 2014-01-24
上傳用戶：xiaodu1124
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
