輕鬆下載影片.不避安裝 抓取網(wǎng)路上所有的影片
上傳時(shí)間： 2016-06-10
上傳用戶：sanon
0.35umCMOS製成簡(jiǎn)介 內(nèi)容含LDD,熱載子,熱載子效應(yīng),Silicided ，Polycide，Salicide等介紹
標(biāo)簽： CMOS
上傳時(shí)間： 2017-03-27
上傳用戶：WHYang
無線信道的建模方法主要有統(tǒng)計(jì)性建模和確定性建模兩種方法，本文基于確定型建模的基本方法，在射線跟蹤法和時(shí)域有限差分法(FDTD)的基礎(chǔ)上，分別對(duì)礦井和室內(nèi)無線信道進(jìn)行建模，并提取了沖激響應(yīng)，路徑損耗，時(shí)延擴(kuò)展以及接收功率等信道參數(shù)，并將所得數(shù)據(jù)與商用軟件進(jìn)行對(duì)比，說明無線信道建模方面的有效性；同時(shí)，由于礦井巷道圍巖和室內(nèi)墻壁的材料參數(shù)不是固定的，本文還重點(diǎn)討論了材料參數(shù)對(duì)無線信道的影響。
標(biāo)簽： 無線信道
上傳時(shí)間： 2017-05-11
上傳用戶：triman
可以開發(fā)類似fillzip,cuteftp等FTP工具
上傳時(shí)間： 2018-08-29
上傳用戶：Flyger
在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽： Protection CMOS ESD ICs in
上傳時(shí)間： 2020-06-05
上傳用戶：shancjb
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
DXP常用PCB封裝庫，適合Altium Designer，下載可以直接使用
標(biāo)簽： dxp pcb 封裝庫 Altium Designer
上傳時(shí)間： 2022-05-31
上傳用戶：aben
LM2596 TO-263封裝庫，適合Altium Designer,下載可以直接使用
標(biāo)簽： LM2596 封裝 Altium Designer
上傳時(shí)間： 2022-05-31
上傳用戶：fliang
在無線電測(cè)量中"，經(jīng)常碰到的問題是對(duì)網(wǎng)絡(luò)的阻抗和傳輸特性的測(cè)量。這里所說的傳輸特性，主要是指：增益和衰減、幅頻特性、相位特性和時(shí)延特性。最初，這些網(wǎng)絡(luò)參數(shù)的測(cè)量采用的是點(diǎn)頻測(cè)量的方法，即在固定頻率點(diǎn)上逐點(diǎn)進(jìn)行測(cè)量，測(cè)量較為簡(jiǎn)單，因此對(duì)測(cè)量設(shè)備的性能要求不是很高。隨著系統(tǒng)及元器件逐步向?qū)掝l帶方向發(fā)展，常常需要在所要求的寬頻帶內(nèi)多個(gè)頻率點(diǎn)上進(jìn)行測(cè)量才能了解被測(cè)器件的寬頻帶特性。早期的測(cè)量設(shè)備不僅只能做點(diǎn)頻測(cè)量，而且每個(gè)頻率點(diǎn)測(cè)量所消耗的時(shí)間也比較長(zhǎng)，這樣在測(cè)量寬頻帶器件時(shí)就顯得非常繁瑣，工作效率低，并且常常會(huì)因?yàn)闇y(cè)量頻率點(diǎn)選取的疏密不同而影響測(cè)量結(jié)果，特別是對(duì)于某些特性曲線的銳變部分以及個(gè)別失常點(diǎn)，很可能會(huì)由于測(cè)量頻率點(diǎn)選取不到而使得測(cè)量結(jié)果不能反映真實(shí)結(jié)果?；谏鲜鲈颍瑨哳l測(cè)量技術(shù)得以出現(xiàn)并飛速發(fā)展。在掃頻測(cè)量中，用掃頻信號(hào)--個(gè)頻率隨時(shí)間按一定規(guī)律，在一定頻率范圍內(nèi)掃動(dòng)的信號(hào)代替以往使用的固定頻率信號(hào)，可以對(duì)被測(cè)網(wǎng)絡(luò)進(jìn)行快速、定性或定量的動(dòng)態(tài)測(cè)量，給出被測(cè)網(wǎng)絡(luò)的阻抗特性和傳輸特性的實(shí)時(shí)測(cè)量結(jié)果。隨著電子計(jì)算機(jī)技術(shù)和微電子學(xué)的發(fā)展，微處理器在掃頻測(cè)量裝置中逐漸被采用，使掃頻測(cè)量可以達(dá)到更高的則量精確度
標(biāo)簽： soc 智能射頻網(wǎng)絡(luò)分析儀
上傳時(shí)間： 2022-06-19
上傳用戶：XuVshu
直接調(diào)制將基帶信號(hào)直接轉(zhuǎn)換為射頻信號(hào)，不需要二次頻率變換，與上變頻方式相比系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，降低了對(duì)濾波器的要求，具有體積小，重量輕，成本低等明顯的優(yōu)點(diǎn).1/Q正交調(diào)制的關(guān)鍵指標(biāo)是誤差矢量（EVM：Error Vector Magnitude）.本文研究的是微波波段的直接調(diào)制技術(shù)。利用基帶對(duì)L波段和s波段幾個(gè)不同的載波進(jìn)行直接調(diào)制。首先，在闡述1/Q正交調(diào)制基本原理的基礎(chǔ)上，通過對(duì)誤差矢量和鄰近信道功率泄漏的詳細(xì)分析，定性、定量地討論了各種非理想電路因素（如相位不平衡、幅度不平衡、直流偏差等）對(duì)調(diào)制器性能的影響；其次，介紹了鎖相環(huán)的工作原理和基本組成部分，包括鎖相環(huán)的設(shè)計(jì)和環(huán)路濾波器的設(shè)計(jì)，特別詳述了電荷泵鎖相頻率源；第三，介紹了采用直接調(diào)制技術(shù)模擬衛(wèi)星信號(hào)的射頻前端的設(shè)計(jì)；最后，對(duì)整個(gè)直接射頻調(diào)制系統(tǒng)進(jìn)行測(cè)試，結(jié)果基本上達(dá)到了課題要求。關(guān)鍵詞：微波鎖相環(huán)，相位噪聲，直接調(diào)制
標(biāo)簽： 射頻調(diào)制
上傳時(shí)間： 2022-06-20
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
