隨著混沌理論應用于產生偽隨機序列的發(fā)展，用現場可編程邏輯門陣列實現了基于TD—ERCS混沌的偽隨機序列發(fā)生器．為了便于硬件實現并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發(fā)生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實驗．系統(tǒng)的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產生速率10 Mbps．
標簽：
FPGA
混沌
偽隨機序列
發(fā)生器
上傳時間：
2013-11-21
上傳用戶：許小華
