關(guān)于USB 運動控制卡 設(shè)計的 相關(guān)參考.
上傳時間： 2013-07-29
上傳用戶：lizhizheng88
隨著現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)，由于其具有集成度高、體積小，可在線編程、開發(fā)周期短等優(yōu)點，因此FPGA被越來越多的應(yīng)用于數(shù)據(jù)采集與處理系統(tǒng)中。 論文首先簡要介紹了數(shù)據(jù)采集與處理系統(tǒng)的現(xiàn)狀、存在的問題、以及發(fā)展的趨勢。本數(shù)據(jù)處理與傳輸系統(tǒng)采用了ALTERA公司的FPGA芯片，整個系統(tǒng)由數(shù)據(jù)采集模塊、異步FIFO模塊、FFT處理模塊、DMA控制模塊、總線接口模塊構(gòu)成。模擬信號送入后，經(jīng)AD芯片ADl672轉(zhuǎn)換成數(shù)字信號，送入異步FIFO中緩沖，然后進行FFT處理。處理結(jié)果向PC104總線進行DMA傳輸。整個系統(tǒng)做成擴展卡的形式，直接插入PC104插槽內(nèi)。 在軟件方面，從系統(tǒng)功能實現(xiàn)的角度對軟件總體設(shè)計進行規(guī)劃，采用模塊化的軟件設(shè)計方法使系統(tǒng)的各部分軟硬件更易于設(shè)計、實現(xiàn)和調(diào)整，文中對系統(tǒng)設(shè)計及實現(xiàn)中的關(guān)鍵問題進行了較為詳細的描述。經(jīng)過系統(tǒng)分析、芯片選擇、軟硬件設(shè)計與編程調(diào)試，實現(xiàn)整個系統(tǒng)。達到了預(yù)期的目標。
標簽： FPGA 數(shù)據(jù)處理 傳輸 系統(tǒng)研究
上傳時間： 2013-07-15
上傳用戶：jcljkh
實現(xiàn)運動控制卡的運動，實現(xiàn)四軸聯(lián)動的中文版資料
標簽： 運動控制卡
上傳時間： 2013-04-24
上傳用戶：yqq309
我公司開發(fā)小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機，果汁機，電話機，對講機，安防設(shè)備，工礦燈等
上傳時間： 2013-07-03
上傳用戶：hjshhyy
隨著系統(tǒng)芯片(SoC)設(shè)計復(fù)雜度不斷增加，使得縮短面市時間的壓力越來越大。雖然IP核復(fù)用大大減少了SoC的設(shè)計時間，但是SoC的驗證仍然非常復(fù)雜耗時。SoC和ASIC的最大不同之處在于它的規(guī)模和復(fù)雜的系統(tǒng)性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統(tǒng)，驅(qū)動程序以及應(yīng)用程序等。面對SoC數(shù)目眾多的硬件模塊，復(fù)雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗證往往難以達到令人滿意的要求，耗費了大最的時間，將給系統(tǒng)芯片的上市帶來嚴重的影響。為了減少此類情況的發(fā)生，在流樣片之前，進行基于FPGA的系統(tǒng)原型驗證，即在FPGA上快速地實現(xiàn)SoC設(shè)計中的硬件模塊，讓軟件模塊在真正的硬件環(huán)境中高速運行，從而實現(xiàn)SoC設(shè)計的軟硬件協(xié)同驗證。這種方法已經(jīng)成為SoC設(shè)計流程前期階段常用的驗證方法。 在簡要分析幾種業(yè)內(nèi)常用的驗證技術(shù)的基礎(chǔ)上，本文重點闡述了基于FPGA的SoC驗證流程與技術(shù)。結(jié)合Mojox數(shù)碼相機系統(tǒng)芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設(shè)計，介紹了Mojox FPGA原型驗證平臺的硬件設(shè)計過程和Mojox SoC的FPGA原型實現(xiàn)，并采用基于模塊的FPGA設(shè)計實現(xiàn)方法，加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應(yīng)用軟件等原型軟件的設(shè)計實現(xiàn)以及原型驗證平臺的軟硬協(xié)同驗證的過程。通過軟硬協(xié)同驗證，本文實現(xiàn)了PC機對整個驗證平臺的摔制，達到了良好的驗證效果，且滿足了預(yù)期的設(shè)計要求。
標簽： SoC 系統(tǒng)芯片 原型 驗證技術(shù)
上傳時間： 2013-07-02
上傳用戶：dsgkjgkjg
數(shù)字信號發(fā)生器是數(shù)字信號處理中不可缺少的調(diào)試設(shè)備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設(shè)計專用的數(shù)字信號發(fā)生器，用以達到發(fā)送雷達信號的要求。在本文中提出了使用PCI接口的專用數(shù)字信號發(fā)生器方案。 該方案的目標是能夠采錄雷達信號，把信號發(fā)送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發(fā)生器具有發(fā)送信號的功能，可以把不同形式的信號文件發(fā)送到檢測端口，用于設(shè)備調(diào)試。 在本文中系統(tǒng)設(shè)計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設(shè)計加上外圍電路來實現(xiàn)的。在硬件設(shè)計中，最主要的是FPGA邏輯設(shè)計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發(fā)送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數(shù)據(jù)的功能。 在本文中軟件部分包括驅(qū)動軟件和應(yīng)用軟件。驅(qū)動軟件采用PLXSDK驅(qū)動開發(fā)，通過控制PCI總線完成數(shù)據(jù)的采錄和發(fā)送。應(yīng)用軟件中包括數(shù)據(jù)提取和數(shù)據(jù)發(fā)送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數(shù)據(jù)傳輸?shù)囊螅_到SPI傳輸?shù)乃俣纫螅軌蛲瓿珊桔E提取，以及數(shù)據(jù)傳輸。
標簽： FPGA 數(shù)字信號發(fā)生器
上傳時間： 2013-07-03
上傳用戶：xzt
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數(shù)據(jù)的吞吐量大，對實時系統(tǒng)來說轉(zhuǎn)換的速度是一個關(guān)鍵的因素，人們尋求各種加速算法來提高運算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當前的FPGA芯片已經(jīng)能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關(guān)性。詳細內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實現(xiàn)方案，該方案針對移動設(shè)備對功耗和面積的要求，以及分辨率不高的特點，在參數(shù)空間到紋理地址的計算中用定點數(shù)來實現(xiàn)。詳細內(nèi)容請閱讀第四章。 3、實現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計，并給出設(shè)計的綜合和仿真結(jié)果。詳細內(nèi)容請閱讀第五章4、實現(xiàn)了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進行了優(yōu)化；除法器為基于改進型泰勒級數(shù)展開的查找表結(jié)構(gòu)實現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復(fù)雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
單片機AT98C2051與語音芯片ISD2560組成的電腦語音系統(tǒng)的設(shè)計方法， 給出了電腦語音系統(tǒng)的實際電路、錄放音程序框圖以及源程序。利用該方法設(shè)計的電腦語音系統(tǒng)具有硬件電路簡單， 調(diào)試方便， 實用性強等特點， 并可作為電腦語音服務(wù)系統(tǒng)的語音板
上傳時間： 2013-04-24
上傳用戶：青春123
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計中至關(guān)重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長的方法，實現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
筆記本常用芯片資料大全20075100043222222
上傳時間： 2013-04-24
上傳用戶：DanXu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
