VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。
標(biāo)簽： VHDL 語言 分頻 模塊
上傳時間： 2013-08-10
上傳用戶：zxh122
這個文檔介紹了目前絕大部分的FPGA/CPLD設(shè)計軟件，并對每個軟件做了簡要的介紹。大家在學(xué)習(xí)前看看，對于設(shè)計軟件的選擇將有極大幫助。
標(biāo)簽： FPGA CPLD 文檔 分
上傳用戶：cccole0605
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標(biāo)簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
高速FPGA的PCB設(shè)計指導(dǎo).WORD文檔格式
標(biāo)簽： FPGA WORD PCB 設(shè)計指導(dǎo)
上傳時間： 2013-08-13
上傳用戶：sdq_123
遠立科技的一份FPGA工程師培訓(xùn)文檔，有些內(nèi)容講點比較深入，值得學(xué)習(xí)。希望能對初學(xué)者一些提示之類的吧
標(biāo)簽： FPGA 工程師 文檔
上傳時間： 2013-08-14
上傳用戶：lijinchuan
基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
標(biāo)簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時、分、秒，可以設(shè)置時間，精度要求0.001s ，允許電壓： 3.3V\r\n
標(biāo)簽： FPGA 分 源代碼
上傳用戶：xhz1993
CPLD/FPGA 入門文檔。國內(nèi)某知名fpga開發(fā)商編寫的基礎(chǔ)教程，共18篇。從使用fpga如何點亮led燈到VGA到8051內(nèi)核使用方法。如果您是打算學(xué)習(xí)cpld/fpga，建議先閱讀這些文章再選擇采購開發(fā)板。
標(biāo)簽： CPLD FPGA 文檔
上傳時間： 2013-08-17
上傳用戶：hn891122
cpld ep240硬件開發(fā)圖紙文檔,為CPLD開發(fā)提供平臺
標(biāo)簽： cpld 240 ep 硬件開發(fā)
上傳時間： 2013-08-19
上傳用戶：yeluorag
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
