altera的幾種新型的FPGA的配置方法和使用心得
標(biāo)簽： altera FPGA 配置方法
上傳時(shí)間： 2013-08-17
上傳用戶：giraffe
fPGA中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的來源及其解決方法
標(biāo)簽： fPGA 競(jìng)爭(zhēng)冒險(xiǎn)
上傳用戶：tyler
針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時(shí)間： 2013-08-18
上傳用戶：青春給了作業(yè)95
本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對(duì)設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法
標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法
上傳時(shí)間： 2013-08-19
上傳用戶：zhangfx728
一種計(jì)算高階矩陣奇異值分解的FPGA實(shí)現(xiàn)方法。
標(biāo)簽： FPGA 計(jì)算 矩陣 奇異值分解
上傳時(shí)間： 2013-08-21
上傳用戶：253189838
介紹了propetus和keil混合編程的方法，如何將二者迅速的集成起來。
標(biāo)簽： propetus keil 混合編程
上傳用戶：電子世界
一種LUT函數(shù)運(yùn)算單元的FPGA實(shí)現(xiàn)方法，希望能夠幫助大家
標(biāo)簽： FPGA LUT 函數(shù) 運(yùn)算
上傳時(shí)間： 2013-08-22
上傳用戶：thuyenvinh
HDTV視頻內(nèi)容創(chuàng)作的繁榮以及在帶寬受限的廣播信道環(huán)境中傳送這些視頻內(nèi)容的方法，不斷催生新的視頻壓縮標(biāo)準(zhǔn)和相關(guān)視頻圖像處理設(shè)備。
標(biāo)簽： HDTV 視頻 帶寬 信道
上傳用戶：daxigua
介紹了各種cpld的配置和下載方法，對(duì)初學(xué)者有幫助。
標(biāo)簽： cpld
上傳時(shí)間： 2013-08-23
DSP與CPLD通信方法 有需要的請(qǐng)下載
標(biāo)簽： CPLD DSP 通信
上傳用戶：Ants
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
