亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

調(diào)試手冊

  • 了解軟體設(shè)計RF儀器的優(yōu)點

    本技術(shù)文章將介紹如何運用 NI LabVIEW FPGA 來設(shè)計並客製化個人的 RF 儀器,同時探索軟體設(shè)計儀器可為測試系統(tǒng)所提供的優(yōu)勢。

    標(biāo)簽: 軟體 RF儀器

    上傳時間: 2013-11-24

    上傳用戶:toyoad

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補強(qiáng)邊.       5.陰陽板的設(shè)計需作特殊考量.       6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟(jì)性.       7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.  10.使用針孔(郵票孔)聯(lián)接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標(biāo)簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2014-12-31

    上傳用戶:sunshine1402

  • ICT知識簡介

    全面介紹ICT測試技術(shù)

    標(biāo)簽: ICT

    上傳時間: 2013-11-18

    上傳用戶:lchjng

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補強(qiáng)邊.       5.陰陽板的設(shè)計需作特殊考量.       6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟(jì)性.       7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.  10.使用針孔(郵票孔)聯(lián)接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標(biāo)簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2013-10-15

    上傳用戶:3294322651

  • ICT知識簡介

    全面介紹ICT測試技術(shù)

    標(biāo)簽: ICT

    上傳時間: 2013-11-07

    上傳用戶:xfbs821

  • 最新電阻色環(huán)的識別教程 軟件下載

    色環(huán)電阻識別小程序V1.0--功能說明: 1、能直接根據(jù)色環(huán)電阻的顏色計算出電阻值和偏差; 2、能根據(jù)電阻值,反標(biāo)電阻顏色; 3、支持四環(huán)、五環(huán)電阻計算; 4、帶萬用表直讀數(shù); 色環(huán)電阻識別小程序--使用說明: 1、選擇電阻環(huán)數(shù);(四環(huán)電阻或五環(huán)電阻) 2、如果是“色環(huán)轉(zhuǎn)阻值”則:鼠標(biāo)點擊對應(yīng)環(huán)的顏色,然后點按鈕“色環(huán)→阻值” 3、如果是“阻值轉(zhuǎn)色環(huán)”則:輸入相應(yīng)阻值、單位、精度,點按鈕“阻值→色環(huán)” 國家標(biāo)稱電阻值說明: ★E6±20%系列:1.0、1.5、2.2、3.3、4.7、6.8 E12±10%系列:1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2、9.1 E24 I級±5%:1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1 使用注意事項: 1、請不要帶電和在路測試電阻,這樣操作既不安全也不能測出正確阻值; 2、請不要用手接觸到電阻引腳,因為人體也有電阻,會使測試值產(chǎn)生誤差; 3、請正確選擇萬用表的檔位(電阻檔)和量程(200、20K、2M量程)

    標(biāo)簽: 最新電阻色環(huán)的 教程 識別

    上傳時間: 2013-11-24

    上傳用戶:tou15837271233

  • FPGACPLD數(shù)字電路設(shè)計經(jīng)驗

    FPGA CPLD已成為業(yè)界焦點,這篇經(jīng)驗總結(jié)出自高人之手

    標(biāo)簽: FPGACPLD 數(shù)字電路 設(shè)計經(jīng)驗

    上傳時間: 2013-11-10

    上傳用戶:蒼山觀海

  • 板載故障記錄OBFL

    具有OBFL功能的電路板經(jīng)配置后,可以把故障相關(guān)數(shù)據(jù)存儲在非易失性存儲器中,并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實現(xiàn)OBFL系統(tǒng)功能,需要同時使用軟硬件。在硬件方面,需要:a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應(yīng)器、存儲器、中斷資源、電路板ID,等等);b)在電路板或者系統(tǒng)出現(xiàn)故障時用以保存故障信息的板載非易失性存儲。OBFL軟件的作用是在正常的電路板運行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲在非易失性存儲中。OBFL軟件還應(yīng)具備一定的智能,能夠分析多項出錯事件、記錄和歷史故障記錄,以逐步縮小范圍的方式確認(rèn)故障原因。這種分析可以大大減輕故障排查工作,否則將有大量的OBFL記錄需要故障分析工程師手動核查。

    標(biāo)簽: OBFL 故障記錄

    上傳時間: 2013-10-30

    上傳用戶:dapangxie

  • pcb layout design(臺灣硬件工程師15年經(jīng)驗

    PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setup􀃆pads􀃆stacks

    標(biāo)簽: layout design pcb 硬件工程師

    上傳時間: 2013-11-17

    上傳用戶:cjf0304

  • pcb layout規(guī)則

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準(zhǔn)點 (光學(xué)點) -for SMD:........... 4     4. 標(biāo)記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設(shè)計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    標(biāo)簽: layout pcb

    上傳時間: 2013-10-29

    上傳用戶:1234xhb

主站蜘蛛池模板: 玛纳斯县| 集安市| 金塔县| 安多县| 图木舒克市| 类乌齐县| 商丘市| 福建省| 双辽市| 铜陵市| 文昌市| 若尔盖县| 庄浪县| 安新县| 宿州市| 海阳市| 克拉玛依市| 镇坪县| 潞城市| 普陀区| 七台河市| 天津市| 双城市| 隆化县| 湖州市| 潼南县| 濮阳市| 龙江县| 秀山| 蓬安县| 丹东市| 柳江县| 台东市| 东明县| 安龙县| 老河口市| 永泰县| 龙里县| 广汉市| 繁峙县| 石渠县|