16 進(jìn)制段位數(shù)碼譯碼掃描顯示，用VHDL編寫(xiě)計(jì)數(shù)器并完成計(jì)數(shù)顯示
標(biāo)簽： 16 進(jìn)制 數(shù)碼 譯碼
上傳時(shí)間： 2014-01-04
上傳用戶：evil
2,4,8,16進(jìn)制轉(zhuǎn)換，及ASCII碼轉(zhuǎn)換，字符串轉(zhuǎn)換
標(biāo)簽： 16 進(jìn)制轉(zhuǎn)換
上傳時(shí)間： 2014-01-20
上傳用戶：咔樂(lè)塢
我的一個(gè)制做好的cramfs文件系統(tǒng),設(shè)置嵌入式啟動(dòng)init=/linuxrc,里面已經(jīng)有很多的命令了
標(biāo)簽： linuxrc cramfs init 文件系統(tǒng)
上傳時(shí)間： 2016-04-27
上傳用戶：四只眼
計(jì)算程序。可以通過(guò)它來(lái)進(jìn)行CRC的校驗(yàn)計(jì)算。可以將十六進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)據(jù)
標(biāo)簽： CRC 計(jì)算 程序 十六進(jìn)制
上傳時(shí)間： 2013-12-16
上傳用戶：zhangyigenius
文件分割器,用的是最高速的分割器2進(jìn)制流來(lái)處理的!
標(biāo)簽： 分割器 進(jìn)制
上傳用戶：trepb001
三線制DS18B20溫度測(cè)試程序[C語(yǔ)言]
標(biāo)簽： 18B B20 DS 18
上傳時(shí)間： 2013-12-24
上傳用戶：lanhuaying
此軟件可完成十六進(jìn)制和二進(jìn)制之間的互轉(zhuǎn)。對(duì)匯編程序的分析有一些幫助。昨天剛做的，功能不是很多，但挺實(shí)用的。拿出來(lái)分享一下。
標(biāo)簽： 軟件 十六進(jìn)制 二進(jìn)制 分
上傳時(shí)間： 2016-05-01
上傳用戶：chenjjer
RS編解碼過(guò)程,并包括進(jìn)制轉(zhuǎn)換和域的變換,可用于RS碼仿真
標(biāo)簽： RS編解碼 RS碼 過(guò)程 變換
上傳時(shí)間： 2014-01-11
上傳用戶：ynwbosss
這是一個(gè)DWT的Verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸
標(biāo)簽： DWT Verilog FPGA code
上傳時(shí)間： 2014-08-09
上傳用戶：xc216
自己寫(xiě)的進(jìn)制轉(zhuǎn)換代碼，希望多多大家指點(diǎn)。
標(biāo)簽： 進(jìn)制轉(zhuǎn)換 代碼
上傳時(shí)間： 2016-05-04
上傳用戶：gaome
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
