亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

語音合成芯片

  • 基于XC2S300E芯片的高級加密標準算法的FPGA設(shè)計

    加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計算技術(shù)的不斷進步,原有的數(shù)據(jù)加密標準(DES)算法及其變形的安全強度已經(jīng)難以適應(yīng)新的安全需要,其實現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應(yīng)用需求.在未來的20年內(nèi),高級加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.高級加密標準算法是采用對稱密鑰密碼實現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環(huán)境的適應(yīng)性強,性能穩(wěn)定,密鑰建立時間優(yōu)良,密鑰靈活性強.存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標準算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實現(xiàn)原理,重點論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計思想,論述了高級加密標準算法的FPGA設(shè)計方法,提出了具體模塊劃分方法并對各個模塊的實現(xiàn)進行了詳細論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.

    標簽: S300 300E FPGA 300

    上傳時間: 2013-06-20

    上傳用戶:fairy0212

  • 直接數(shù)字頻率合成研究及其FPGA實現(xiàn)

    本文首先介紹了直接數(shù)字頻率合成技術(shù)(DDS)的基本原理、體系結(jié)構(gòu)及工作過程,然后針對其關(guān)鍵部分進行了優(yōu)化,即采用函數(shù)近似法對存儲表結(jié)構(gòu)(LUT)進行了優(yōu)化,使存貯位數(shù)大大縮小,并提出了一種雜散抑制技術(shù)的運用,即相位抖動技術(shù)。在對直接數(shù)字頻率合成(DDS)方法產(chǎn)生的信號進行理論分析的過程中,用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設(shè)計的具體實現(xiàn)過程和方法,將現(xiàn)場可編程邏輯器件(FPGA)和 DDS技術(shù)相結(jié)合,具體的體現(xiàn)了基于VHDL語言的靈活設(shè)計和修改方式是對傳統(tǒng)頻率合成實現(xiàn)方法的一次重要改進。文章最后給出了實現(xiàn)代碼、仿真結(jié)果,經(jīng)過驗證,本設(shè)計能夠達到其預期性能指標。

    標簽: FPGA 數(shù)字頻率合成

    上傳時間: 2013-04-24

    上傳用戶:Pzj

  • flash芯片

    本文檔主要描述一種flash資料,比較完整,有助于使用該芯片的開發(fā)者

    標簽: flash 芯片

    上傳時間: 2013-06-07

    上傳用戶:1043041441

  • AD6525芯片參考設(shè)計電路原理圖

    基帶芯片AD6525的應(yīng)用電路。在05年之前的手機中應(yīng)用非常廣泛,配合AD652x的幾款芯片便可完成手機信號處理中的大部分功能。

    標簽: 6525 AD 芯片 參考設(shè)計

    上傳時間: 2013-04-24

    上傳用戶:guanliya

  • LED顯示屏單元板芯片介紹

    LED顯示屏單元板芯片介紹 IC的管腳功能 IC芯片分別:74HC245、74HC595、74HC138、74HC04、4953。各IC管腳功能如下: A: 74HC245功能是放大及緩沖。各引腳如圖 20 和1接電源(+5V) 19腳和10腳接電源地(GND)

    標簽: LED 顯示屏 單元板 芯片介紹

    上傳時間: 2013-05-17

    上傳用戶:小楊高1

  • G729A語音編解碼算法研究及FPGA實現(xiàn)

    語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié),越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的,國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計算的復雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復雜度、較低的時延等優(yōu)點,G729A標準已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢,對G729A語音編碼中的線性預測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列,F(xiàn)ield Programmable Gate Array)實現(xiàn)進行了深入研究。論文首先對語音信號處理及其發(fā)展進行介紹,深入討論了G729A語音編解碼技術(shù)。第二,對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進行了研究,分析了在QuartusII開發(fā)平臺上進行FPGA設(shè)計的流程。第三,基于FPGA,對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計,其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊,并對其工作過程進行了詳細的分析。第四,針對系統(tǒng)所使用的除法運算都是商小于1的特點,設(shè)計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后,在Altera FPGA目標芯片EP1S30F780C7上,對LP分析系統(tǒng)進行了驗證,證明了方案的可行性。

    標簽: G729A FPGA 語音編解碼 算法研究

    上傳時間: 2013-04-24

    上傳用戶:miaochun888

  • ISD4004-16M語音芯片的循環(huán)錄放電路設(shè)計

    針對ISD 語音芯片的特點, 設(shè)計一種由單片機控制, 能夠循環(huán)錄放的語音電路,可作為錄音機、復讀機、音頻記錄儀使用, 既節(jié)省存儲空間, 又降低成本, 具有較高的實用價值。

    標簽: 4004 ISD 16 語音芯片

    上傳時間: 2013-06-24

    上傳用戶:yiwen213

  • DDS芯片AD9850的工作原理及其與單片機的接口

    介紹了美國AD公司采用先進的直接數(shù)字頻率合成(DDS)技術(shù)推出的高集成度頻率合成器AD9850的工作原理、主要特點及其與MCS51單片機的接口,并給出了接口電路圖和部分源程序.

    標簽: 9850 DDS AD 芯片

    上傳時間: 2013-06-02

    上傳用戶:myworkpost

  • Altera FPGA芯片的封裝尺寸選擇指南

    Altera FPGA芯片的封裝尺寸選擇指南

    標簽: Altera FPGA 芯片 封裝尺寸

    上傳時間: 2013-06-04

    上傳用戶:edisonfather

  • 基于DDSFPGA的多波形信號源的研究

    直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng),其中,DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號的三個參量:幅度、相位以及頻率,因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點,使其輸出信號中存在大量雜散信號。雜散信號的主要來源是:相位截斷帶來的雜散信號;幅度量化帶來的雜散信號;DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上,提出了中和加擾技術(shù),這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片,其超強的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設(shè)計可以很方便地應(yīng)用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點,本文設(shè)計了一種基于DDS/FPGA的多波形信號源,它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設(shè)計的信號源可以適應(yīng)多種不同的工作環(huán)境,給工作帶了方便。

    標簽: DDSFPGA 多波形 信號源

    上傳時間: 2013-07-27

    上傳用戶:sc965382896

主站蜘蛛池模板: 沂源县| 武城县| 鄄城县| 江都市| 呼玛县| 隆子县| 海宁市| 贡觉县| 体育| 屏东县| 临潭县| 堆龙德庆县| 禹城市| 墨江| 七台河市| 舞阳县| 邮箱| 即墨市| 湾仔区| 东城区| 泰兴市| 南丰县| 兴海县| 类乌齐县| 屯留县| 三亚市| 天津市| 宜州市| 尉犁县| 咸宁市| 息烽县| 凭祥市| 兰坪| 江门市| 东丽区| 金溪县| 项城市| 铜梁县| 梧州市| 高雄县| 建宁县|