多個Verilog和vhdl程序例子，可以作為初學(xué)者參考實例，按照電路結(jié)構(gòu)寫出HDL代碼
標(biāo)簽： Verilog vhdl 程序
上傳時間： 2013-08-26
上傳用戶：athjac
是關(guān)于對數(shù)據(jù)采集卡的基于PC104總線的讀寫程序，開發(fā)環(huán)境Quarters , 用VHDL語言編寫。
標(biāo)簽： 104 PC 數(shù)據(jù)采集卡 總線
上傳時間： 2013-08-29
上傳用戶：qw12
50個各種不同功能的CPLD程序例子，拿來就可以用，每個都經(jīng)過了綜合測試，非常實用
標(biāo)簽： CPLD 程序
上傳用戶：yuanyuan123
通過嵌入式32位單片機進(jìn)行fpga的直接打入程序的資料詳細(xì)介紹及總結(jié)
標(biāo)簽： fpga 嵌入式 32位單片機 程序
上傳時間： 2013-08-30
上傳用戶：風(fēng)行天下
在davinci下的fpga下載程序，測試通過
標(biāo)簽： davinci fpga 下載程序
上傳用戶：杏簾在望
此文件是對xilinx95144器件編的程序，編譯器采用xilinx ise5.2編譯。功能取締了單片機。
標(biāo)簽： xilinx 95144 器件 程序
上傳用戶：bioequ
cpld fpga 一些應(yīng)用實例程序的源代碼.\r\n
標(biāo)簽： cpld fpga 應(yīng)用實例 程序
上傳用戶：蟲蟲蟲蟲蟲蟲
dds信號發(fā)生器程序設(shè)計，框圖，基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計
標(biāo)簽： dds 信號發(fā)生器 程序設(shè)計
上傳用戶：BIBI
此程序用通過PFGA用VHDL語言實現(xiàn)了傅立葉變換，希望對大家有用
標(biāo)簽： PFGA VHDL 程序 傅立葉變換
上傳用戶：tonyshao
分頻器 FPGＡ程序設(shè)計 二分頻 對硬件設(shè)計有很大用處\r\n
標(biāo)簽： FPG 分頻器 二分頻 程序設(shè)計
上傳時間： 2013-08-31
上傳用戶：lhc9102
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
