Delphi中工作列狀態區的設計參考文件資料
標簽: Delphi
上傳時間: 2013-12-16
上傳用戶:gxmm
利用示波器的X和Y通道輸出采樣波形圖形 注:顯示兩個周期。掃頻頻率100Hz
標簽: 100 Hz 示波器 波形
上傳時間: 2013-12-01
上傳用戶:han_zh
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的
標簽: BIC-MIMO-OFDM 2007 系統 性能分析
上傳時間: 2016-01-14
上傳用戶:BIBI
需要工具: 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中,我們將資料以 \n[_config_]\n 來作區隔,以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽: Python Constructor config 2.3
上傳時間: 2014-01-17
上傳用戶:zhenyushaw
計算Z^Y%Z 用于演示RSA等公鑰算法的細節。
標簽: RSA 計算 算法
上傳時間: 2016-01-17
上傳用戶:牛津鞋
6 uydogj hsdkf y fs fhsl afsfh lhsl
標簽: uydogj hsdkf afsfh fhsl
上傳時間: 2013-12-29
上傳用戶:alan-ee
將Verilog設計轉成VHDL設計的程式
標簽: Verilog VHDL 程式
上傳時間: 2016-01-18
上傳用戶:lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶:wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽: JPEG VHDL 有源
上傳用戶:agent
demodulates the FM modulated signal Y at the carrier frequency Fc (Hz). Y and Fc have sample frequency Fs (Hz). FREQDEV is the frequency deviation (Hz) of the modulated signal.
標簽: demodulates the modulated frequency
上傳時間: 2014-01-06
上傳用戶:皇族傳媒
蟲蟲下載站版權所有 京ICP備2021023401號-1