l、設計用于競賽的四人搶答器，功能如下： (1) 有多路搶答器，臺數為四； (2) 具有搶答開始后20秒倒計時，20秒倒計時后無人搶答顯示超時，并報警； (3) 能顯示超前搶答臺號并顯示犯規警報； (4) 能顯示各路得分，并具有加、減分功能； 2、系統復位后進入搶答狀態，當有一路搶答鍵按下時，該路搶答信號將其余各路搶答封鎖，同時鈴聲響，直至該路按鍵松開，顯示牌顯示該路搶答臺號。 3、用VHDL語言設計符合上述功能要求的四人搶答器，并用層次設計方法設計該電路
上傳時間： 2014-11-17
上傳用戶：ynwbosss
本例展示了如何利用外設TIM2來產生四路頻率不同的信號。 TIM2時鐘設置為36MHz，預分頻設置為2，使用輸出比較-翻轉模式（Output Compare Toggle Mode）。 TIM2計數器時鐘可表達為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 設置TIM2_CCR1寄存器值為32768，則CC1更新頻率為TIM2計數器時鐘頻率除以CCR1寄存器值，為366.2 Hz。因此，TIM2通道1可產生一個頻率為183.1 Hz的周期信號。 同理，根據寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可產生一個頻率為366.3 Hz的周期信號；TIM2通道3可產生一個頻率為732.4 Hz的周期信號；TIM2通道4可產生一個頻率為1464.8 Hz的周期信號。 可以通過示波器觀察各路輸出
上傳時間： 2014-01-22
上傳用戶：plsee
用verilog編寫的搶答器程序。由硬件思維編寫，由一個多路開關和一個觸發器構成，比起c，簡單并且穩定。
上傳時間： 2014-11-12
上傳用戶：frank1234
程式描述：使用Cypress的Cy7C68013A晶片進行設計，實現USB鍵盤輸入的功能。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2017-02-10
上傳用戶：ecooo
程式描述：使用Cypress的Cy7C63723晶片進行設計，實現USB介面的HID滑鼠。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
上傳時間： 2017-02-10
上傳用戶：6546544
程式描述：使用Cypress的Cy7C68013A晶片進行設計，測試USB晶片內部RAM，並示範內部RAM的讀寫。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2014-01-03
上傳用戶：sardinescn
程式描述：使用Cypress的Cy7C68013A晶片進行設計，實現Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2013-12-18
上傳用戶：1427796291
「到Petzold的書中找找」仍然是解決Windows程式開發各種疑難雜癥時的靈丹妙藥。在第五版的《Windows程式開發設計指南》中，作者身違背受敬重的Windows Pioneer Award（Windows開路先鋒獎）得主，依據最新版本Windows作業系統，以可靠的取材資料校定這一本經典之作一再一次深入探索了Win32程式設計介面的根本重心。
上傳時間： 2014-01-08
上傳用戶：cx111111
工程機器人自主作業控制程序，內含有數據采集，通信以及PID運算等代碼。
上傳時間： 2013-12-23
上傳用戶：66666
本文提出了加快發展之路 從理論設計,通過Matlab / Simulink環境 在定點算法對其行為模擬的 在FPGA或定制實現硅片。這個了 實現了netlist移植的Simulink系統 描述成的硬件描述語言[VHDL]。在這個例子中,這個 Simulink-to-VHDL轉換器被設計來使用 代碼來描述結構VHDL系統互連, 允許簡單的行為說明基本模塊。 結果VHDL bit-true交付后代碼 比較定點Simulink仿真模型等效 模擬。
標簽： Simulink netlist Matlab FPGA
上傳時間： 2017-03-09
上傳用戶：duoshen1989
